• 한국통신학회논문지
• /
• 제23권8호
• /
• pp.1926-1940
• /
• 1998

본 논문은 완전 결합형 ATM 스위치의 성능 분석에 관한 연구결과를 제시하고자 한 내용의 II부로서, 버스티 트래픽 및 비균일 분포에 대한 성능 분석 결과를 포함하고 있다. 사용한 스위치 모델은 ETRI에서 제안한 완전 결합형 ATM 스위치로써 비교적 소규모용으로 설계되었으며 트래픽의 버스트 특성을 효과적으로 홉수하기 위해 2단 버퍼링 구조를 사용하며, 주소 기법은 비트 어드레싱 방식을 사용하여 별도의 기능 블럭 추가없이 멀티캐스팅 기능 구현을 용이하게 하였다. 모의실험을 위해 입력 트래픽 모델은 트래픽의 군집적(bursty) 성질을 포착할 수 있는 IBP 모델과 기존의 트래픽 모델로 사용되어 온 랜덤 트래픽 모델을 고려하였다. 또한 다양한 시나리오 구성을 위해 출력 포트 분포는 균일과 비균일 둘 다를 고려하고 멀티캐스팅 기능도 구현하였다. 본 논문에서는 다양한 환경 하에서 수행한 모의실험 결과를 제시하고 성능 분석을 수행하였다.

• 한국통신학회논문지
• /
• 제22권6호
• /
• pp.1148-1159
• /
• 1997

In the broadband integrated service digital networks (B-ISDN), ATM switches hould be abld to accommodate diverse types of applications ith different traffic characteristics and quality ddo services (QOS). Thus, in order to increase the utilization of switches and satisfy the QOS's of each traffic type, some types of priority control schemes are needed in ATM switches. In this paper, a nonblocking input and output queueing ATm switch with capacity C is considered in which two classes of traffics with different loss probability constraints are admitted. 'Partial push-out' algorithm is suggested as a loss priority control schemes, and the performance of this algorithm is analyzed when this is adopted in input buffers of the switch. The quque length distribution of input buffers and loss probabilities of each traffic are obtained using a matrix-geometric solution method. Numerical analysis and simulation indicate that the utilization of the switch with partial push-out algorithm satisfying the QOS's of each traffic is much higher than that of the switch without control. Also, the required buffer size is reduced while satisfying the same QOS's.

• 한국통신학회논문지
• /
• 제21권1호
• /
• pp.80-90
• /
• 1996

ATM(Asyncronous Transfer Model)의 효과는 셀이라고 부르는 고정 길이 패킷의 통계적 다중화에 기인한다. ATM 교환 망을 실현하기 위한 가장 중요한 핵심 기술은 버퍼와 스위치의 배열이다. 현재 대부분의 스위칭 망은 $8{\times}8$ 150Mb/s 또는 $16{\times}16$ 150Mb/s의 단위 ATM 스위치를 이용한 성장 모듈 방식으로 구현해 오고 있으며 $32{\times}32$ 150Mb/s의 단위 스위치는 각국에서 개발 중에 있다. 본 논문에서는 셀 손실, 지연 및 처리율 성능에 있어서 보다 우수한 트래픽 특성과 쉬운 LSI(Large Scale Intergrated circuit)가 가능한 공유 버퍼 메모리 스위치를 채용한 $32{\times}32$(4.9Gb/s 처리율) ATM 단위 스위치 구조를 고찰하고, 버퍼 용량을 해석적으로 평가하고 컴퓨터 시뮬레이션 하였다. 그리고 비충돌 같은 링크 속도를 개선하는 대용랑($M{\times}M$. M>1.000)의 ATM 교환 비충돌(non-blocking) 교환망 구성 방안을 고찰하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 추계학술발표논문집 (하)
• /
• pp.1533-1536
• /
• 2001

This paper considers the TMN system for management of public ATM switching network which has the four-level hierarchical structure consisting of one network management system, a few element management system and several agent-ATM switch pairs, respectively. The effects of one TMN command on the local call processing performance of the component ATM switch an analyzed using Jackson's queueing model. The TMN command considered is the permanent virtual call connection, and the performance measures of ATM switch are the utilization, mean queue length and mean waiting time for the processor interfacing the subscriber lines and trunks directly, and the call setup delay of the ATM switch.

• 한국시뮬레이션학회논문지
• /
• 제8권1호
• /
• pp.51-61
• /
• 1999

A cell scheduling method of Queue for the ATM switch is proposed and simulated. In this paper, we present the cell scheduling method proper to the proposed queue and the improved queue with Queue Sharing(QS) structure for CBR, VBR, ABR traffic. The proposed QS structure minimizes the CLS(Cell Loss Ratio) of ABR traffic and decreases the CLR of bursty VBR traffic. Also we propose a cell scheduling method using VRR(Variable Round Robin) scheme proper to the high-speed(ATM) switch. The VRR scheme provides a fairness in terms of service chance for the queues in the ATM switch as well as QOS of their cell delay characteristic of CBR and VBR traffic, QOS of ABR CLR. The simulation results show the proposed method achieves excellent CLR and average cell delay performance for the various ATM traffic services in the Queue Sharing structure.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제49권8호
• /
• pp.433-437
• /
• 2000

We fabricated switch module of ATM(Asynchronous Transfer Mode) exchange system with MCM-C(MultiChip Module Co-fired) technology and measured its electrical characteristics. Green tape was used as substrate and Au/Ag paste was used to form the interconnect layers. The via holes were made by drill and filled with metal paste usign screen method. After manufacturing the substrate, chips and passive components were assembled on the substrate. In electrical test, the module showed the output signal of 46.9MHz synchronized with input signal. In the view of substrate size reduction, the area of MCM switch module was 35% of conventional hybrid switch module.

• 대한전자공학회논문지TC
• /
• 제37권9호
• /
• pp.24-29
• /
• 2000

데이터, 음성, 영상등에 대한 다양한 종류의 서비스들이 요구되어지면서 ATM기술은 중요한 역할을 하게 될 것이다. 그러나 기존의 AAL Type들로는 저속의 짧은 가변길이를 Packet을 사용하는 서비스를 지원하기는 문제점이 있었다. 이러한 문제의 해결을 위해 AAL Type 2는 저속이면서 짧고 가변의 길이를 가지는 패킷들을 사용하며 지연에는 민감한 특성을 가지는 응용들을 지원하기 위해 만들어 졌다. 본 논문에서는 AAL Type 2의 서비스를 지원하는데 있어 ATM 망에서 AAL Type 2 ATM Cell들을 Switching하기 위한 AAL 2 Switch의 구조를 제안하고 CAD 설계하였다. 제안한 AAL2 Switch는 Module화를 통하여 확장성을 가지도록 설계하였다. 또한 Computer Simulation을 통하여 성능 분석하였다.

• 정보처리학회논문지C
• /
• 제10C권4호
• /
• pp.485-492
• /
• 2003

본 논문에서는 ATM 스위치에서 복수개의 입력버퍼를 사용하는 경우 HOL 블록킹에 의한 성능 저하의 영향을 최소화하기 위하여 입력버퍼 방식을 개선한 그룹형 버퍼 방식의 새로운 스위치구조를 제안한다. 스위치 내부 구조는 네트워크의 구조적 특성에 따라 분할된 서브 네트워크들을 단계별로 재귀적 방법으로 그룹화하여 구성된다. 이것은 블록된 셀을 전송하기 위하여 그룹간에 추가적인 경로와 버퍼를 제공하게 함으로써 HOL 블록킹에 의한 영향을 감소시킬수 있으며, 따라서 스위치의 성능이 향상되는 결과를 나타낸다. 처리율, 셀 손실율, 지연, 시스템 파워 등의 척도를 고려한 시뮬레이션을 통하여 기존의 모델과 비교, 분석하였다.

• ETRI Journal
• /
• 제19권4호
• /
• pp.326-343
• /
• 1997

In this paper, we propose an ATM switch with the rate more than gigabits per second to cope with future broadband service environments. The basic idea is to separate the connection control flow from the data information flow inside the switch. The proposed switch has a dual-plane switch matrix with the synchronous control algorithm. The queuing behaviors of the proposed switch are shown by the discrete-time queuing analysis. Numerical analyses are taken both in the non-blocking crossbar switch and the banyan switch with internal blocking. Results show that a proposed dual-plane $16{\times}16$ switch would have the acceptable performance with maximum throughput of about 95 percent.

• Management Science and Financial Engineering
• /
• 제10권2호
• /
• pp.89-102
• /
• 2004

In this paper, we deal with a processor assignment problem that minimizes the total traffic load of an ATM switch controller by optimally assigning processors to ATM interface units. We develop an integer programming (IP) model for the problem, and devise an effective tabu search heuristic. Computational results reveal the efficacy of the proposed tabu search procedure, finding a good quality solution within 5% of optimality gap.