• Electronics and Telecommunications Trends
• /
• v.16 no.6 s.72
• /
• pp.1-8
• /
• 2001

IMT-2000 비동기 시스템은 단말기, 기지국과 무선망 제어국으로 구성되는 무선 접속망 그리고 핵심망 등으로 구성된다. 특히 IMT-2000 비동기 시스템의 무선망 제어국은 기지국과 접속 기능을 가지는 기지국 정합용 무선 접속 서브 시스템, 무선 트래픽 채널의 소프트 핸드오프 처리 기능을 가지는 트래픽 처리용 무선 접속 서브 시스템, 무선망 제어국을 제어하는 무선망 제어국 제어용 서브 시스템, 그리고 회선 및 패킷 교환망을 수용하는 핵심망 및 타 무선망 제어국과의 접속 기능을 수행하는 망 정합용 무선 접속 서브 시스템으로 구성된다. 본 논문에서는 다양한 서비스 품질 파라미터를 갖는 서비스를 지원하기 위한 전달 기능으로서 ATM을 기반으로 하는 ATM 스위치 망을 IMT-2000 비동기 시스템의 무선망 제어국에 적용하여 무선망 제어국의 각 서브 시스템 간 접속시켜 통신 경로 제공 기능을 수행하도록 하였다. 따라서 기지국과 핵심망 사이를 상호 연결하여 음성 및 데이터의 트래픽 정보와 제어 정보를 전달하는 기능을 수한다. 이와 같이 IMT-2000 비동기 시스템에서는 무선망 제어국 내의 서브 시스템과의 접속은 ATM 스위치를 통하여 사용자의 요구에 따라 가변적으로 필요한 대역폭을 제공함으로써 사용자의 요구에 부합되는 통신 수단을 제공할 뿐만 아니라 기존의 IMT-2000 이전 시스템의 서비스 보다는 훨씬 향상된 품질의 패킷 데이터와 멀티미디어 서비스를 포함하는 오디오, 비디오, 그리고 데이터 서비스를 제공할 수 있다.

• Journal of KIISE:Information Networking
• /
• v.30 no.1
• /
• pp.134-142
• /
• 2003

We present an ATM switch architectures based on the multistage interconnection network(MIN) for the efficient multicast traffic control. Many of these applications require multicast connections as well as point-to-point connections. Muiticast connection in which the same message is delivered from a source to arbitrary number of destinations is fundamental in the areas such as teleconferencing, VOD(video on demand), distributed data processing, etc. In designing the multicast ATM switches to support those services, we should consider the fairness(impartiality) and priority control, in addition to the overflow problem, cell processing with large number of copies, and the blocking problem. In particular, the fairness problem which is to distribute the incoming cells to input ports smoothly is occurred when a cell with the large copy number enters upper input port. In this case, the upper input port sends before the lower input port because of the calculating method of running sum, and therefore cell arrived into lower input port Is delayed to next cycle to be sent and transmission delay time becomes longer. In this paper, we propose the cell splitting and group splitting algorithm, and also the fairness scheme on the basis of the nonblocking characteristics for issuing appropriate copy number depending on the number of Input cell in demand. We evaluate the performance of the proposed schemes in terms of the throughput, cell loss rate and cell delay.

• Journal of KIISE:Information Networking
• /
• v.29 no.6
• /
• pp.696-705
• /
• 2002

This paper presents a new copy network for multicast ATM switches. Many studies have been carried out up to date since the proposition of Lee's copy network. However, the overflows and cell conflicts within the switch have still been raised a problem in argument. In order to reduce those problems, we proposed a 3-dimensional multicast switching architecture which has shared buffers in this paper. The proposed architecture can reduce the overflows and cell conflicts through multiple paths and output ports even in the high load environments. Also, we proposed a cell splitting algorithm which handles the cell in the case of large fan-out, and a copy network to increase throughput by expanding the Lee's Broadcast Banyan Network(BBN). Cell copy uses the Boolean interval splitting algorithm and the multicast pattern of the cells according to the self-routing characteristics of the network. In the proposed copy network, we improve the problems such as overflow, cell splitting of large fanout, cell conflicts, etc., which were still existed in the Lee's network. The results of performance evaluation by computer simulation show that the proposed scheme has better throughput, cell loss rate and cell delay than the conventional method.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.21 no.7
• /
• pp.1756-1764
• /
• 1996

In this paper, we propose a new switch element of buffered Banyan network and analysis it. The proposed switch element consists of CASO(Content ASsociated Output) buffers, its controller and 2*2 crossbar switch. This switch element increase the performance of buffered Banyan network by removing HOL blocking. Also, we analyze the proposed switch element by mathematical modelling method based on MY analysis model which is one of earier proposed models.

• Journal of KIISE:Information Networking
• /
• v.27 no.4
• /
• pp.396-406
• /
• 2000

유선 네트웍과는 달리 무선 네트웍에서는 단말기들이 이동하기 때문에 핸드오버가 발생한다. ATM네트웍은 연결 지향통신을 하기 때문에 핸드오버가 발생하면 통신을 위한 경로를 재 설정해 주어야 한다 높은 서비스 품질을 제공하기 위해 요구되는 빠르고 효율적이며 끊김이 없는 경로 재 설정방법으로 두 단계(사용중인 경로에서 새로운 경로와의 접합점인 크로스오버 스위치)를 찾는 단계와 찾아진 크로스오버 스위치까지 새로운 경로를 설정하는 단계로 이루어지기 때문에 핸드오버 지연시간이 길고 시그널링 부담이 크다. 본 논문은 핸드오버 지연 시간을 줄이고 시그널링 부담을 최소화하기 위해 경로설정을 위한 시그널링 메시지에 기존의 경로 정보를 포함시킴으로써 크로스오버 스위치의 탐색과 부분 경로 재 설정을 한 단계로 단일화하는 기법을 제안한다. 또한 시뮬레이션을 통해 기존의 방법과 비교 평가함으로써 제안하는 기법이 핸드오버 지연 시간과 시그널링 부담을 줄였음을 보인다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1998.11a
• /
• pp.472-482
• /
• 1998

오늘날의 통신서비스들은 음성이나 데이터 서비스와 같은 전통적인 서비스 뿐만 아니라 비디오 서비스와 같은 대량의 데이터를 전송해야만 하는 멀티미디어 서비스를 포함한다. 이러한 요구를 수용하기 위해서 BISDN(Broadband Integated Digital Network)이 개발되었고 이의 기반 기술로 ATM이 채택되었다. 다양한 멀티미디어 응용들 중에서 VOD(Video On Demand), 화상회의 등은 데이터를 동시에 여러 목적지로 보내는 멀티캐스트 특성이 있다. 그러므로 멀티캐스트 능력은 멀티미디어 통신에서 매우 중요하다. 본 논문에서는 링망을 이용한 병렬 멀티캐스트 패킷스위치(Parallel Multicast Packet Switch with Ring Network: PMRN)에서의 분리된 HOL을 이용한 멀티캐스트 셀 스케줄링 기법을 제안한다. 이 기법은 입력버퍼의 앞단에 멀티캐스트 셀과 유니캐스트 셀을 위한 분리된 HOL을 두고 non-FIFO방식을 사용함으로서 입력버퍼 내에서 전송 가능한 멀티캐스트 셀과 유니캐스트 셀을 동시에 스케쥴링할 수 있도록 하여 입력버퍼 내에서의 지연을 감소시키고 링망과 일대일 연결 네트워크의 이용율을 높이며 스위치의 처리율을 높일 수 있다.

• Proceedings of the KIEE Conference
• /
• 2004.07d
• /
• pp.2224-2226
• /
• 2004

현재 ATM 망의 ABR 소스에서 불확실한 시간지연에 대한 이산시 모델에 대해, 많은 연구가 진행되고 있다. 이 모델들은 각각의 소스에서의 대역폭(Bandwidth)을 일정하게 보고 있지만, 현실적으로 소스의 네트워크 상황에 따라 각기 할당되는 대역폭은 큰 차이가 있다. 각기 다른 대역폭을 고려할 때 ABR 스위치 모델은 특이 섭동 구조를 갖는다. 본 연구에서는 대역폭 차에 따른 ABR 스위치에서의 특이 섭동 모델을 제안하고 ABR 스위치에서의 체증을 해결하기 위해 합성제어 기법을 이용한 이산시 최적 제어기를 설계한다.

• The KIPS Transactions:PartC
• /
• v.8C no.3
• /
• pp.287-298
• /
• 2001

본 논문에서는 ATM 기반 MPLS 망에서 효율적으로 IP 서비스를 전송하기 위한 동적 버퍼관리 방식의 Dynamic GSMP V3(General Switching Management Protocol Version 3)의 VLSI 구현을 위한 하드웨어 구조를 제안하고 설계하였다. 또한 현재 표준화중인 GSMP와 동적 버퍼관리 방식을 수용한 GSMP를 셀 손실률 측면에서 비교 분석하였다. ATM 스위치 상에 연결 제어의 성능 향상을 위해 스위치 상에 연결 제어의 성능 향상을 위해 스위치에서 연결설정 및 제어를 수행하는 Dynamic GSMP V3의 Slave 블록을 삼성 SoG 0.5$\mu\textrm{m}$ 공정으로 설계하였다. 기존의 방식과 제안한 방식의 성능 평가를 위해 확률 랜덤 변수에 의해 발생된 셀과 최소 버퍼 알고리즘을 이용하여 모의 실험을 하였으며, 이때 셀 손실률이 향상되었음을 알 수 있었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.04a
• /
• pp.541-544
• /
• 2001

본 논문에서는 ATM 기반 MPLS망에서 라우터의 레이블 공간을 효율적으로 사용하여 망의 확장성을 높이기 위한 방안인 레이블 통합 기능과 차등서비스를 지원하기 위하여 우선 순위 제어 알고리즘을 적용한 스위치 구조를 제안하고 이를 구현한다. 차등서비스(Differentiated Service)를 제공함에 있어서 레이블 통합 기능을 수행할 수 있는 적합한 구조를 제안하며, 망 폭주 발생 가능성이 있을 시 EPD(Early Packet Discard) 알고리즘을 통한 적응적 폭주 제어를 행함으로써 네트워크 자원의 낭비를 막고, VC-merge와 Non VC-merge 기법을 시뮬레이션을 통해 각각 비교 분석하였다. 또한 고속의 Switching을 위해 Input Queueing 방식과 Pipeline구조의 scheduler을 적용하였으며 제안한 스위치를 VHDL 모델링을 통하여 설계하고, 삼성 0.5um SOG 공정으로 칩을 제작한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.10 no.4
• /
• pp.629-637
• /
• 2006

Currently the research on input-queued ATM switches is one of the most active research fields. Many achievements have been made in the research on scheduling algorithms for input-queued ATM switches and also applied in commerce. The scheduling algorithms have the characteristics of improving throughput, satisfying QoS requirements and providing service fairly. In this paper, we studied on an implementation of scheduler which arbirates the input-queued ATM switches efficiently and swiftly. The proposed scheduler approximately provides 100% throughput for scheduling. The proposed algorithm completes the arbitration for N-port VOQ switch with 4-iterative matching. Also the proposed algorithm has a merit for implementing the scheduling algorithm with 1/2 area compared to that of iSLIP scheduling algorithm which is widely used. The performance of the proposed scheduling algorithm is superior to that of iSLIP in 4-iterative matching. The proposed scheduling algorithm was implemented in FPGA and verified on board-level.