• 대한전자공학회논문지SD
• /
• 제46권9호
• /
• pp.39-48
• /
• 2009

사람의 얼굴 추적은 디지털 캠코더, 디지털 카메라, 휴대폰 등과 같은 휴대용 멀티미디어 장치에 대해 점차 중요한 이슈가 되어 왔다. 갈수록 확대되어 가는 얼굴 추적 응용 서비스 요구에 대해 소프트웨어 구현 대응은 성능 및 전력 소모 면에서 한계가 있다. 따라서 본 논문에서는 실시간으로 동작할 수 있는 하드웨어 기반의 저전력 얼굴 추적 시스템을 제안하고자 한다. 제안된 시스템은 FPGA 프로토타이핑과 삼성 65nm CMOS 공정으로 구현하여 검증하였고, 8.4 msec 미만의 추적 속도와 15만 게이트의 크기를 가지며 평균 20 mW의 동작 전력소모를 보여 실시간으로 동작하는 저전력 휴대용 멀티미디어 기기에 적합함을 입증하였다.

• 인터넷정보학회논문지
• /
• 제10권1호
• /
• pp.1-9
• /
• 2009

본 논문에서는 MB-OFDM 시스템에서 사용되는 RS(23,17)부호의 복호기에 사용될 수 있는 PS-DCME(Pipeline Structured-Degree Computationless Modified Euclidean) 알고리즘을 제안한다. 제안된 PS-DCME 알고리즘은 다항식의 차수 계산과 차수 비교를 하지 않고 상태(state) 변화만을 이용하여 ME 알고리즘을 수행하기 때문에, 복호기의 하드웨어 복잡도를 줄일 수 있으며, 고속의 RS(Reed-Solomon) 복호기를 구현할 수 있다. Verilog HDL을 사용하여 알고리즘을 구현하였고, 삼성 65nm library를 이용하여 합성한 결과, 400MHz(2.5nsec)에서 timing closure되었기 때문에, 실제 ASIC을 제작했을 경우에 250MHz정도까지는 동작이 보장된다고 볼 수 있으며, gate count는 19,827이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1994년도 하계학술대회 논문집 A
• /
• pp.66-68
• /
• 1994

강유전체 박막과 마이크로 가공기술을 이용하여 초전형 적외선 센서를 제작하였다. 초전형 적외선 센서는 $Pb_{1-x}La_xTi_{1-x/4}O_3$ (x=0.05) (PLT) 강유전체 박막 커패시터를 RF 마그네트론 스퍼터링 방식으로 백금 전극이 증착된 MgO 기판상에 결정 성장시킨 구조를 갖고 있다. 스퍼터링된 PLT 바닥은 높은 c-축 결정 구조를 가지므로 센서로 사용하기 위한 poling 처리 과정이 필요하다. 이는 적외선 이미지 센서를 구현함에 있어서 수율 향상에 필수적인 요소이다. 마이크로 가공 기술을 사용하여 센서의 열용량을 극소화 함으로서 센서의 효율을 최대화하였다. 제작된 센서의 상부에 폴리이미드를 코팅하고 MgO 기판을 선택적으로 식각하여 코팅된 폴리이미드가 강유전체 박막 커패시터를 지지하고 있는 구조를 구현하였다. 이렇게 제작된 센서의 감도는 상온에서 $8.5{\times}10^8cm{\cdot}{\sqrt}{Hz/W}$로 측정되었으며 이는 마이크로 가공 기술을 사공하지 않은 경우보다 약 100 때의 감도 향상을 가져왔다.

• 천문학회보
• /
• 제38권1호
• /
• pp.73.1-73.1
• /
• 2013

전파자료처리를 위한 전파분광기는 전파망원경으로 얻어진 우주전파자료를 최종 처리하는 장비이다. 현재, 전파관측에서는 우주의 미세구조를 밝혀내기 위해 관측자료의 대량화와 고속화가 진행되고 있는데, 이러한 초고속 대용량 자료를 처리하기 위해서 FPGA나 ASIC 등으로 구성된 하드웨어 기반의 전파분광기를 주로 사용하고 있다. 그러나, 하드웨어 기반의 전파분광기는 개발에 시일이 많이 소요되고 고가이며 수정 변경이 쉽지 않다. 한편, 관측자료는 더 대량화되고 고속처리가 필요한 추세로 가고 있다. 이러한 한계를 극복할 수 있는 방법 중 하나가 고속 계산 플랫폼을 기반으로 구현되는 소프트웨어 전파분광기이다. 미국, EU, 일본 등은 이러한 전파분광기 개발을 이미 진행하고 있다. 특히, THz 대역에서 관측시스템 개발을 이제 막 시작하는 우리나라로서는 경쟁력을 갖추려면 외국의 기술의존성을 탈피하고 첨단의 초고속 관측자료처리 기술을 확보해야 한다. 이를 위해 국내의 우수한 IT기술을 전파관측기술에 활용하여 단계적으로 기술을 발전시킬 필요가 있다. 본 연구는 고속 계산 플랫폼을 기반으로 구현되는 소프트웨어 광대역 전파분광기의 기술개발에 관한 것으로 전파관측에 적용할 수 있는 x-엔진 개발과 기술 결합에 중점을 두고자 한다. 이에 소프트웨어 광대역 전파분광기의 기본 설계 및 향후 계획을 소개한다.

• 제어로봇시스템학회논문지
• /
• 제6권2호
• /
• pp.228-233
• /
• 2000

It is common to apply the technology of FPGA (Fie이 Programmable Gate Array) which is one of the design methods for ASIC(Application Specific IC)to the active components used in the data processing at the digital system of satellite aircraft missile etc for compact lightness and integration of Printed Circuit Board (PCB) In carrying out the digital data processing the FPGAs are designed for the various functions of the Process Control Interrupt Control Clock Generation Error Detection and Correction (EDAC) as the individual module. In this paper an FPGA chip for Single Error Correction and Double Error Detection (SEC-DED) for EDAC is designed and simulated by using a VLSI design software LODECAP.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 B
• /
• pp.729-732
• /
• 2001

Digital signal processors(DSP) are widely used in modern power conversion devices, ac motor drives. However, generating pulse-width modulation(PWM) gating signals requires so high sampling rates that most computation resources of the DSP must be devoted to generating them. This paper presents an ASIC realization of 2 channel space-vector PWM(SVPWM). The developed DSP(ECLDSP) board can transmit gating signals to 2 converter/inverter and control them. ECLDSP board is used for control the various kinds of power-quality improvement systems.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
• /
• pp.397-400
• /
• 2006

Recent trend on high speed packet processing for providing multiple internet services is to use network processor instead of being implemented by legacy ASIC or FPGA. Most frequently used network processor interface is the SPI4.2. This paper address the data-rate conversion interface device between SPI4.2 and SPI3/CSIX, implemented using XILINX XC2VP40 FPGA. Furthermore, we address the methodology and necessity of flow control occurred due to the data rate difference between 10Gbps and 3.2 Gbps.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.62-65
• /
• 1998

This paper presents a method and implementation of the parallel distributed sample scrambler(DSS) in the cell-based ATM transmission environment. In the serial processing, it requires very high speed clock because the processing clock of the serial DSS is equal with the data transmission speed. In this paper, we develop a conversion method of the serial SRG(shift register generator) to 8bit parallel realization. In this case, it has a sample data processing problem which is a character of DSS. So, a theory of correction time movement is presented to solve this problem. We has developed a ASIC using this algorithm and verified the recommendation of ITU-T, I.432.

• 전자공학회논문지A
• /
• 제32A권1호
• /
• pp.1-13
• /
• 1995

In this paper, a specification for wireless LAN MODEM using direct sequence spread spectrum (DS/SS) technique is presented. Some algorithms and hardware architectures for an efficient implementation of the DS/SS MODEM are suggested. In the method, all baseband signal processing are done digitally for single chip implementation. Schemes of DQPSK baseband modulation/demodulation, despreading with digital matched filter, digital timing recovery, and efficient carrier sensing are among the discussed algorithms. We also performed various kinds of simulations to evaluate the system performance and to extract parameters for hardware implementation. In addition, the pictorial view of ASIC of the SS MODEM is also shown.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2001년도 추계학술발표대회 논문집 제20권 2호
• /
• pp.13-16
• /
• 2001

본 논문에서는 3GPP 규격에 따른 IMT-2000 시스템용 UE AMR 코덱의 소프트웨어 및 하드웨어 개발에 관하여 논한다 UE AMR 코덱은 ASIC 개발을 고려하여 Teak-Lite DSP 칩을 사용하여 개발하였다 AMR 코덱을 구현하기 위한 효율적인 소프트웨어 개발 기법을 설명하고 하드웨어 디자인도 논한다 개발된 UE AMR 코덱에는 음성 데이터 입출력 기능은 물론 리부 호스트 프로세서와의 통신 기능도 포함된다. Teak-Lite EVM보드를 사용하여 실시간으로 동작하는 AMR 코덱 소프트웨어를 개발하였다. 또한 동시에 UE AMR 코덱용 하드웨어도 개발하였다. ETRI에서 개발 및 시험 중인 IMT-2000 시스템 상에서 개발한 UE AMR 코덱의 동작 및 기능을 검증하였다.