• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.12-12
• /
• 2008

Ruthenium is one of the noble metals having good thermal and chemical stability, low resistivity, and relatively high work function(4.71eV). Because of these good physical, chemical, and electrical properties, Ru thin films have been extensively studied for various applications in semiconductor devices such as gate electrode for FET, capacitor electrodes for dynamic random access memories(DRAMs) with high-k dielectrics such as $Ta_2O_5$ and (Ba,Sr)$TiO_3$, and capacitor electrode for ferroelectric random access memories(FRAMs) with Pb(Zr,Ti)$O_3$. Additionally, Ru thin films have been studied for copper(Cu) seed layers for Cu electrochemical plating(ECP) in metallization process because of its good adhesion to and immiscibility with Cu. We investigated Ru thin films by thermal ALD with various deposition parameters such as deposition temperature, oxygen flow rate, and source pulse time. Ru thin films were grown by ALD(Lucida D100, NCD Co.) using RuDi as precursor and $O_2$ gas as a reactant at 200~$350^{\circ}C$.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2010.05a
• /
• pp.6.1-6.1
• /
• 2010

원자층 증착 기술 (Atomic Layer Deposition)은 기판 표면에서 한 원자층의 화학적 흡착 및 탈착을 이용한 nano-scale 박막 증착 기술이기 때문에, 표면 반응제어가 우수하며 박막의 물리적 성질의 재현성이 우수하고, 대면적에서도 균일한 두께의 박막 형성이 가능하며 우수한 계단 도포성을 확보 할 수 있다. 최근 ALD에 의한 박막증착 방법 중 플라즈마를 이용한 ALD 증착 방법에 대한 다양한 연구가 진행되고 있다. 플라즈마는 반응성이 좋은 이온과 라디컬을 생성하여 소스간 반응성을 좋게 하여, 소스 선택의 폭을 넓어지게 하고, 박막의 성질을 좋게 하며, 생산성을 높일 수 있는 장점이 있다. 그러나 플라즈마를 사용함으로써 플라즈마 내에 이온들이 가속되서 박막 증착 중에 기판 및 박막에 손상을 입혀 박막 특성을 열화 시킬 가능성이 있다. 따라서 플라즈마 발생 영역을 기판으로부터 멀리 떨어뜨린 원거리 플라즈마 원자층 공정이 개발 되었다. 이 기술은 플라즈마에서 생성된 ion이 기판이나 박막에 닫기 전에 전자와 재결합 되거나 공정 chamber에서 소멸하여 그 영향을 최소하고 반응성이 좋은 라디칼과의 반응만을 유도하여 향상된 막질을 얻을 수 있도록 하였다. 따라서 이 원거리 플라즈마 원자층 증착기술은 나노 테크놀러지 소자 개발하기 위한 나노 박막 기술에 있어서 그 활용이 점점 확대될 것이다. 그 적용으로써 리모트 플라즈마 원자층 증착 방법을 이용한 고유전 물질 개발이 있다. 반도체 소자의 고집적화 및 고속화가 요구됨에 따라 집적회로의 크기를 혁신적으로 축소하여 스위칭 속도(switching speed)를 증가시키고, 전력손실 (power dissipation)을 줄이려는 시도가 이루어지고 있다. 그 중 하나로 고유전율 절연막은 트렌지스터 소자의 스케일링 과정에 수반하여 커지는 게이트 누설 전류를 억제하기 위한 목적으로 도입되었다. 유전율이 크면 동일한 capacitance를 내는데 필요한 물리적인 두께를 늘릴 수 있어 전자의 tunneling을 억제할 수 있고 전력손실을 줄일 수 있기 때문이다. 이와 같은 고유전율 물질이 게이트 산화막으로 사용되기 위해서 높은 유전상수 열역학적 안정성, 낮은 계면 전하밀도, 낮은 EOT, 전극 물질과의 양립성 등의 특성이 요구되는데, 이에 따라 많은 유전물질에 대한 연구가 진행되었다. 기존 gata oxide를 대체하기 위한 가장 유력한 후보 재료로 주목 받고 있는 high-k 물질들로는 Al2O3, HfO2, ZrO2, La2O3 등이 있다. 본 발표에서는 ALD의 종류에 따른 기술을 소개하고 그 응용으로 고유전율 물질 개발 연구 (고유전율 산화물 박막의 증착, 고유전율 산화물의 열적 안정성 평가, Flatband 매카니즘 규명, 전기적 물리적 특성 분석)에 대해서 발표 하고자 한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.100.2-100.2
• /
• 2015

반도체 산업이 성장하고 기술이 향상됨에 따라 소자의 소형화가 이루어지고 있다. 공정법으로는 atomic layer deposition (ALD), chemical vapor deposition (CVD) 등이 있다. 이러한 공정을 이용하여 수십 nm까지 미세화가 진행되고 있으며, 복잡한 구조의 박막을 실현하기 위해 전구체의 개발이 활발히 진행되고 있다. 전구체의 특성을 비실시간으로 분석하는 방법으로는 질량 분석법, 가스크로마토그래피, 적외선 분광법 등이 있다. 전구체의 특성을 실시간으로 분석하기 위해 Fourier transform infrared spectroscopy (FTIR)내에 attenuated total reflectance (ATR)를 거치시켰다. 본 연구는 구조를 개선한 ATR-FTIR을 이용하여 Tris-(dimethylamino) Zirconium (CpZr) 전구체의 흡착 거동을 분석하였다. ATR용 crystal은 Ge crystal을 사용했으며, 온도를 각각 30, 40, $50^{\circ}C$에서 CpZr 전구체의 흡착특성을 연구했다. 흡착성을 증가시키기 위해 Ge crystal 표면에 $ZrO_2$나노입자를 분포시켜 흡착특성을 비교 분석하였다. 또한 CpZr 전구체가 흡착된 Ge crystal 표면에 오존가스를 주입시킨 후 변화를 관찰하였다. Ge crystal표면에 나노입자를 분포시켜 CpZr 전구체를 흡착한 결과 나노입자를 분포시키지 않았을 때 보다 흡착강도가 높게 나타났다. 또한 CpZr 전구체가 흡착된 Ge crystal 표면에 오존가스를 주입한 결과 C-H 결합이 분해됨을 확인했다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.11-11
• /
• 2010

Thin-film-transistors (TFTs) that can be deposited at low temperature have recently attracted lots of applications such as sensors, solar cell and displays, because of the great flexible electronics and transparent. Transparent and flexible transistors are being required that high mobility and large-area uniformity at low temperature [1]. But, unfortunately most of TFT structures are used to be $SiO_2$ as gate dielectric layer. The $SiO_2$ has disadvantaged that it is required to high driving voltage to achieve the same operating efficiency compared with other high-k materials and its thickness is thicker than high-k materials [2]. To solve this problem, we find lots of high-k materials as $HfO_2$, $ZrO_2$, $SiN_x$, $TiO_2$, $Al_2O_3$. Among the High-k materials, $Al_2O_3$ is one of the outstanding materials due to its properties are high dielectric constant ( ~9 ), relatively low leakage current, wide bandgap ( 8.7 eV ) and good device stability. For the realization of flexible displays, all processes should be performed at very low temperatures, but low temperature $Al_2O_3$ grown by sputtering showed deteriorated electrical performance. Further decrease in growth temperature induces a high density of charge traps in the gate oxide/channel. This study investigated the effect of growth temperatures of ALD grown $Al_2O_3$ layers on the TFT device performance. The ALD deposition showed high conformal and defect-free dielectric layers at low temperature compared with other deposition equipments [2]. After ITO was wet-chemically etched with HCl : $HNO_3$ = 3:1, $Al_2O_3$ layer was deposited by ALD at various growth temperatures or lift-off process. Amorphous InGaZnO channel layers were deposited by rf magnetron sputtering at a working pressure of 3 mTorr and $O_2$/Ar (1/29 sccm). The electrodes were formed with electron-beam evaporated Ti (30 nm) and Au (70 nm) bilayer. The TFT devices were heat-treated in a furnace at $300^{\circ}C$ and nitrogen atmosphere for 1 hour by rapid thermal treatment. The electrical properties of the oxide TFTs were measured using semiconductor parameter analyzer (4145B), and LCR meter.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.129-130
• /
• 2009

The P/E characteristics of $HfO_2$ CTF memory capacitor with $SiO_2/HfO_2/Al_2O_3$(OHA) engineered tunnel barrier were investigated. After a growth of thermal oxide with a thickness of 2 nm, 1 nm $HfO_2$ and 3 $Al_2O_3$ layers were deposited by atomic layer deposition (ALD) system. The band offset was calculated by analysis of conduction mechanisms through Fowler-Nordheim (FN) plot and Direct Tunneling (DT) plot. Moreover the PIE characteristics of $HfO_2$ CTF memory capacitor with OHA tunnel barrier was presented.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.99.1-99.1
• /
• 2015

ALD와 CVD 공정을 진행 하는데 있어서 전구체의 평가 및 실시간 분해과정을 확인 하는 것은 매우 중요하다. 본 실험에서는 고유전 산화막에 쓰이는 Cyclopentadienyl Tris (dimethylamino) Zirconium, CpZr(NMe2)3 전구체의 증기압 특성과 FTIR, QMS를 활용하여 $250^{\circ}C$ 온도구간 에서의 분해과정을 실시간으로 측정 하였다. CpZr(NMe2)3의 Atomic mass 는 288 amu이며 증기압은 $60^{\circ}C$에서 0.075 Torr로 측정되었다. 온도가 증가 함에 따라 FTIR 에서 CH3 symmetric stretch (2776 cm-1), CH3 symmetric stretch (2865 cm-1) intensity가 줄어 들게 되었으며 QMS에서도 15 amu (Methyl)의 신호가 온도가 증가함에 따라 감소함을 확인 할수 있었다. QMS에서 Cp의 이온전류가 사라진 이유는 Cp가 모체인 CpZr에서 모두 다 분리되었고 신호가 없어 졌기 때문이다. 본 연구를 통해서 FTIR 단독으로는 얻을수 없는 온도에 따른 세부적인 분해과정을 QMS로 실시간 측정 함으로서 FTIR의 분석 결과와 산호보완 할수 있게 되었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.11a
• /
• pp.123-123
• /
• 2003

나노튜브는 반도체 재료로서 뿐만 아니라 다른 분야로까지 다양한 응용범위를 가진 물질로서 기존에는 주의 탄소를 사용하여 제작, 사용되어지고 있으나 게이트옥사이드(Gate Oxide) 물질인 지르코니아(ZrO$_2$), 타이타니아(TiO2$_2$) 등을 이용한 나노튜브는 많이 제작되어지고 있지 못하다. 따라서 보다 나은 성질을 갖는 물질로서 나노튜브를 제작할 시 반도체 재료에서의 고집적화를 통해 좋은 성질을 갖게 할 수 있으며 여러 분야로까지 확대가 가능한 재료를 사용하여 광학 및 환경분야 등 응용범위를 넓힐 수 있다. 본 실험은 나노튜브 제작에 있어서 템플레이트의 구멍 내부를 ALD 기술을 이용하여 균일한 두께를 갖는 금속 산화물층을 성장시킨 후 템플레이트 재료의 식각을 통해 금속산화물 나노튜브가 남아있게 하여 제작하는 방법이다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.262-263
• /
• 2008

The Metal-Insulator-Silicon (MIS) capacitors with $SiO_2$ and high-k dielectric were investigated. The high-k dielectrics were obtained by atomic layer deposit (ALD) system. The electrical characteristics were investigated by measuring the current-voltage (I-V) characteristics. The conduction mechanisms were analyzed by using the Fowler-Nordheim (FN) plot and Direct Tunneling (DT) plot. As a result, the MIS capacitors with high-k dielectrics have lower leakage current densities than conventional tunnel-barrier with $SiO_2$ dielectrics.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.206-206
• /
• 2010

정보화 기술이 급속히 발전함에 따라서 보다 많은 양의 data를 전송, 처리, 저장 하게 되면서 이를 처리 할 수 있는 대용량, 고속, 비휘발성의 차세대 메모리의 개발이 요구 되고 있다. 이 중 저항 변화 메모리(ReRAM)는 일반적으로 전이금속산화물을 이용한 MIM 구조로서 적당한 전기 신호를 가하면 저항이 높아서 전도되지 않는 상태(Off state)에서 저항이 낮아져 전도가 가능한 상태(On state)로 바뀌는 메모리 특성을 가진다. ReRAM은 비휘발성 메모리이며 종래의 비휘발성 기억소자인 Flash memory 보다 access time이 $10^5$배 이상 빠르며, 2~5V 이하의 낮은 전압에서 동작이 가능하다. 또한 구조가 간단하여 공정상의 결함을 현저히 줄일 수 있다는 점 등 많은 장점들이 있어서 Flash memory를 대체할 수 있는 유력한 후보로 여겨지고 있다. 저항 변화의 특징을 잘 나타내는 물질에는 $TiO_2$, $Al_2O_3$, $NiO_2$, $HfO_2$, $ZrO_2$등의 많은 전이금속산화물들이 있다. 본 연구에서는 Reactive DC-magnetron Sputtering 방법과 DC-magnetron sputter를 이용하여 Ti를 증착한 후 Oxidation 방법으로 각각 증착한 $TiO_2$박막을 사용하여 저항변화특성을 관찰하였다. $TiO_2$상부에 Atomic Layer Deposition (ALD)를 이용하여 $HfO_2$ 박막을 증착하여 표면처리를 하고, 또한 $TiO_2$에 다른 전이 금속박막 층을 추가 증착하여 저항변화 특성에 접합한 조건을 찾는 연구를 진행하였다. 하부 전극과 상부 전극 물질로는 Si 100 wafer 위에 Pt 또는 TiN을 사용하였다. 저항변화 특성을 평가하기 위해 Agilent E5270B를 이용하여 current-voltage (I-V)를 측정하였다. X-ray Diffraction (XRD)를 이용하여 증착 된 전기금속 박막 물질의 결정성을 관찰했으며, Atomic Force Microscopy (AFM)을 이용하여 증착 된 샘플의 표면을 관찰했다. SEM과 TEM을 통해서는 sample의 미세구조를 확인 하였다.