• 대한전자공학회논문지SD
• /
• 제39권2호
• /
• pp.82-90
• /
• 2002

BDD는 부울 함수를 간결하고 유일하게 나타낼 수 있기 때문에 다양한 컴퓨터 지원 설계 분야에 널리 활용되고 있다. BDD 크기는 변수 순서에 따라 매우 민감하게 변하므로, BDD의 크기를 최소화할 수 있는 변수 순서를 구하는 것은 매우 중요한 문제이다. 그러나 최적의 변수 순서를 찾는 것은 NP-complete 문제이므로, 근사 최적 변수 순서(near--optimal variable ordering)를 결정하기 위한 여러 가지 휴리스틱 알고리즘이 제안되었다. 본 논문에서는 최근에 제안된 μ0 (Microcanonical Optimization) 알고리즘에 기반하여 BDD 최소화 문제에 더욱 적합하도록 보완한 Faster-μ0 알고리즘을 제안한다. Faster-μ0 알고리즘은 빠르고 더 나은 해를 찾기 위한 국부 탐색 방법으로 임의의 해를 반복적으로 생성하는 초기화 단계 대신에 시프팅 알고리즘을 실행하는 시프팅 단계로 대체한다. 제안된 알고리즘의 튜닝을 위하여 실험적으로 알고리즘 파라메타를 구하였으며 제안된 알고리즘은 많은 벤치마크 회로에 대하여 실험되었으며 기존의 μ0 알고리즘 보다 빠르고 좋은 성능을 보인다.

• 한국컴퓨터정보학회논문지
• /
• 제20권4호
• /
• pp.95-102
• /
• 2015

본 논문은 회로 최소화 문제를 간단하게 풀 수 있는 알고리즘을 제안하였다. 회로 최소화 문제는 수기식 방법인 카르노 맵과 전산화가 가능한 휴리스틱 방법인 Quine-McCluskey 알고리즘이 있다. 그러나 Quine-McCluskey 알고리즘은 변수 개수 n이 증가하면 $3^n/n$의 메모리와 수행횟수가 요구되는 단점을 갖고 있다. 제안된 방법은 빈도수에 기반하여 내포 항 표를 이용하여 주어진 부울 함수의 최소 항을 포함하는 주 내포 항을 빠르게 추출하는 방법을 적용하였다. 추출된 주 내포 항들 중에서 중복 선택된 여분의 주 내포 항을 빈도수를 적용하여 제거하는 방법을 제안하였다. 제안된 알고리즘은 비록 변수 개수 n이 증가하여도 다항시간으로 회로를 최소화시킬 수 있는 해를 구할수 있는 장점을 갖고 있다. 제안된 알고리즘을 3-변수와 4-변수의 다양한 사례들에 적용한 결과 해를 빠르고 정확하게 구할 수 있었다.

• 한국정보처리학회논문지
• /
• 제3권2호
• /
• pp.381-389
• /
• 1996

본 논문은 신경망에서 불필요한 연결자(weights and biases)를 제거하기 위한 일반적인 back-propagation 알고리즘의 간단한 변형을 소개한다. 이는 연결자들의 절대치 크기의 분포, 분할 경계선의 분석 및 sigmoid 함수의 비선형성에 기초하여 개발되었다. 신경망의 초기 학습 후, 이 알고리즘은 그 절대치의 크기가 임계치 (threshold) 보다 적은 모든 연결자들의 값을 영으로 할당 함으로서 이들을 제거하게 된다. 그런후, 중요한 연결자들의 복구를 위해 모든 연결자들을 포함하여 반복 학습을 실시한다. 이진함수 들을 이용한 학습에서, 이 알고리즘은 이론적 최소 구조를 실현하 였고, 함수를 푸는데 불필요한 연결자들을 제거하였다. 모의 랜덤 신호 분류에 응용에 있어서, 본 알고리즘으로 부터 얻어낸 결과는 쉬운 문제가 간단한 신경망을 필요로 하며 낮은 오분류율을 발생한다는 일반적인 개념과 일치 하였다. 또한, 본 제안된 알고리즘 은 overfitting과 형태소 (patterm) 암기의 문제점들을 줄임으로서 기존의 알고리즘보 다 더 좋은 결과를 보여주었다.

• 한국정보처리학회논문지
• /
• 제3권3호
• /
• pp.572-580
• /
• 1996

본 논문은 IPMT법에 부분스캔설계 방법을 적용하여, IPMT법의 적용 한계를 개선 한 순차회로의 테스트생성법에 관해 기술한다. IPMT법에서의 像계산(image computation) 시 방대한 계산량이 필요로한 문제점을 해결하기 위하여,부분스캔설계를 도입하여테스트 복잡도를 줄인 후 IPMT법으로 테스트생성을 한다. 부분스캔설계를 위한 스캔 플립플롭의 선택은 순차회로의 狀態 함수를 二分決定그래프가binary decision diagram) 로 표현했을 때의 노드의 크기 순으로 한다. 본 방법을 이용하여 ISCAS'89 벤치마크회로에 대해 실험 한 결과, 종래의 IPMT법 에서 100% 고장검출률을 얻을 수 없었던 s344, s420에 대해 20% 부분스캔으로 100%의 고장검출률을 얻었고, sl423에 대해서는 80%의 부분스캔으로 100% 고장검출률을 얻었다.

• 한국전자통신학회논문지
• /
• 제12권4호
• /
• pp.621-628
• /
• 2017

유한체위에서 사칙연산의 H/W 구현의 효율성은 사용하는 유한체의 기저 선택에 의해서 크게 좌우된다. 그러한 H/W 구현의 효율성의 관점에서 보면, 정규기저가 가장 적절한 이유는, 표수가 2인 유한체 $GF(2^n)$의 원소를 GF(2)위에서 정규기저로 표현하면, 원소의 제곱은 단순하게 좌표의 순환이동이 되기 때문이다. 본 논문에서는, 모든 유한체에서 관용기저로 부터 정규기저로 고속으로 변환하는 알고리즘을 소개하였으며 그 알고리즘을 이용한 H/W 구현결과와 우리의 방법으로 구현한 정규기저를 이용하여, 유한체 $GF(2^n)$위에서 두 원소의 곱셈과 역원을 구하는 효율적인 알고리즘에 따른 프로그램과 H/W 구현결과를 제시하였다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.1-7
• /
• 2008

Magnetic Tunnel Junction (MTJ)는 비휘발성 소자로서 그간 기억소자분야에 국한되어왔으나, 최근 다양한 연구들에 의하여 자기논리 (magneto-logic) 회로에 사용되면서 기존 트랜지스터 기반의 논리연산자를 대체할 수 있는 가능성을 보이고 있으며, 논리회로까지 확장 적용되어 스핀전자공학 분야의 새로운 장을 열 것으로 기대되어지고 있다. 자체 저장 능력을 갖는 MTJ 소자로 구현된 자기논리 회로는 전원이 꺼져도 정보가 그대로 유지되고, 또한, 불 (Boolean) 연산 수행 시 단순한 입력변화만으로 다양한 논리 연산자 구현이 가능한 구조적인 유연성을 보이므로, 물리적으로 완성된 회로 내에서 얼마든지 재구성이 가능한 자기논리 회로를 구현할 수 있다. 본 논문에서는 단순한 조합논리나 순차논리 회로의 동작을 넘어서, 임의의 3비트 논리회로 동작을 모두 수행할 수 있는 자기논리 회로를 제안한다. 이를 위해 3비트 논리회로 중에서 최대의 복잡성을 갖는 논리회로를 MTJ 소자를 사용하여 설계하였고, 그 동작을 이전 논문에서 제안된 바 있는 macro-model을 보완 적용하여 검증하였다. 제안된 회로는 3비트로 구현할 수 있는 가장 복잡한 논리회로의 동작을 수행할 뿐만 아니라, 전류구동회로의 게이트 신호들을 변화시킴으로써 임의의 3비트 논리 회로의 동작을 모두 수행하는 것이 가능하다.