• 대한전자공학회논문지SD
• /
• 제44권1호
• /
• pp.1-7
• /
• 2007

MTJ (Magnetic Tunneling Junction) 소자는 불 (Boolean) 연산을 수행할 수 있을 뿐만 아니라, 자신의 출력 정보를 저장하는 비휘발성 소자이다. 기존의 트랜지스터로 구성된 논리 연산자를 MTJ 소자로 대체함으로써, 조합논리 회로와 순차논리 회로로 구성된 디지털 논리 회로를 자기논리 (magneto-logic) 회로로 대체 가능하다. 또한 자기논리 회로는 비휘발성 논리 소자를 사용함으로써, 회로 면적 면에서 우수하고 전원이 꺼져도 정보를 유지할 수 있는 장점을 가지고 있다. 본 논문에서는 이러한 자기논리 회로의 예로 3비트 업/다운 카운터를 설계하였고 그 동작을 이전 논문에서 제안된 바 있는 macro-model을 보완 적용하여 검증하였다.

• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.132-139
• /
• 2020

공기청정기에 사용되는 이오나이저 모듈은 권선형 transformer를 사용하여 방전전극인 HV+/HV-에 3.5KV/-4KV의 고전압을 공급하여 carbon fiber brush의 전계 방사에 의해 양이온과 음이온을 발생시킨다. 기존의 MCU를 이용한 이오나이저 모듈 회로는 PCB 사이즈가 크고 가격이 비싼 단점이 있고, 기존의 ring oscillator를 이용한 게이트 구동 칩은 oscillation 주기가 PVT(Process-Voltage-Temperature) 변동에 민감하고 HV+와 GND, HV-와 GND의 단락에 의한 fault detection 기능이 없으므로 화재나 감전의 위험이 있다. 그래서 본 논문에서는 7bit binary UP counter를 이용하여 PVT 변동이 있더라도 oscillation 주기를 조절하여 HV+ 전압이 목표 전압에 도달하게 한다. 그리고 HV+와 GND 사이의 단락을 검출하기 위한 HV+ short fault detection 회로, HV-와 GND 사이의 단락을 검출하기 위한 HV- short fault detection 회로와 HV+가 과전압 이상으로 올라가는 것을 검출하기 위한 OVP(Over-Voltage Protection) 회로를 새롭게 제안하였다.

• 한국컴퓨터정보학회논문지
• /
• 제8권3호
• /
• pp.34-39
• /
• 2003

인터넷에서 침입자들을 추적하기 위한 방안들이 연구되고 있으나 아직 실용적인 연구 성과가 거의 드문 실정이다. 최근 해킹공격에 대한 적극적인 대응 방안으로 역공격 등의 적극적인 방법들이 고려되고, 자신의 시스템에 대한 보호 방법의 하나로서 받아들여지고 있는 경향이 있다. 이러한 역공격 방법을 추적시스템에 접목하여 개량된 에이전트를 이용한 분석방법(AIAA) 모델로서 침입자 역추적방법을 제안하고자 한다. 본 논문에서는 침입자 역공격 모듈과 침입자 미행모듈, AIAA 파견 모듈 등을 설계하여 자동 침입자 역추적 시스템을 제안하였다.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.1074-1080
• /
• 2020

본 논문은 공정, 전압 및 온도에 둔감하며, 출력전압 상태에 따라 3가지 동작모드가 가능한 디지털 제어 벅 변환기를 제안한다. 기존 디지털 제어 방식의 벅 변환기는 A/D 변환기, 카운터 및 딜레이 라인 회로를 사용하여서 정확한 출력 전압을 제어하였다. 정확한 출력 전압 제어를 위해서는 카운터 및 딜레이 라인 비트 수를 증가시켜서 회로 복잡성 증가 문제점을 지니고 있다. 이러한 회로의 복잡성 문제를 해결하기 위해서 제안된 회로에서는 8비트 및 16 비트 양 방향 쉬프트 레지스터를 사용하고 최대 128비트 해상도까지 듀티비 제어가 가능한 벅 변환기를 제안한다. 제안하는 벅 변환기는 CMOS 180 나노 공정 1-poly 6-metal을 사용하여 설계 및 제작하였으며, 2.7V~3.6V의 입력 전압과 0.9~1.8V의 출력 전압을 생성하고, 리플전압은 30mV, 전력 효율은 최대 92.3%, 과도기 응답속도는 4us이다.

• 전기전자학회논문지
• /
• 제2권1호
• /
• pp.34-41
• /
• 1998

자기 띠 저장 시스템에서 데이터를 저장하고 복원할 수 있는 칩을 구현하였다. 구현된 칩은 아날로그 회로와 디지털 회로가 한 칩안에 같이 내장되어 있으며 F/2F 인코딩과 디코딩을 동시에 지원한다. 아날로그 부분은 초단 앰프, 첨두치 검출기, 비교기, 기준전압 생성회로 등으로 구현 되었으며 디지탈 회로 부분은 기준 윈도우 신호 발생부, F/2F 신호 길이를 측정하는 up/down 계수부, 비트 에러 검출부 및 기타 제어(control) 회로 등을 포함한다. 검출되는 신호특성을 파악하여 아날로그 회로부 설계를 최적화 함으로써 기존의 시스템에서 흔히 쓰이는 AGC(automatic gain control) 회로를 제거하였다. 또 일정한 비트의 길이를 초과한 파손 비트 또는 다분할로 파손된 비트 등을 감지한 경우 신속하게 기준 비트를 재 설정함으로서 데이터의 오인식을 없애주는 회로를 제안하였다. 제안된 회로는 $0.8{\mu}m$ CMOS N-well 일반 공정을 이용하여 구현 되었으며 3.3 V에서 부터 7.5 V의 공급 전압 범위에서 동작하도록 설계 되었다. 5 V의 전원 공급시 약 8 mW의 소모 전력을 보여 주고 있으며 칩 면적은 패드를 포함하여 $3.04mm^2(1.6mm{\times}1.9mm)$이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권3호
• /
• pp.293-299
• /
• 2016

Recently, as IoT (Internet of Things) becomes more important, low cost implementation of sensor nodes also becomes critical issues for two well-known standards, IEEE 802.15.4 and IEEE 802.15.6 which stands for WPAN (Wireless Personal Area Network) and WBAN (Wireless Body Area Network), respectively. This paper presents the area-optimized AES-CCM (Advanced Encryption Standard - Counter with CBC-MAC) hardware security engine which can support both IEEE 802.15.4 and IEEE 802.15.6 standards. First, for the low cost design, we propose the 8-bit AES encryption core with the S-box that consists of fully combinational logic based on composite field arithmetic. We also exploit the toggle method to reduce the complexity of design further by reusing the AES core for performing two operation mode of AES-CCM. The implementation results show that the total gate count of proposed AES-CCM security engine can be reduced by up to 42.5% compared to the conventional design.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.69-76
• /
• 2006

본 논문에서는 생명체의 구조를 모방하여, 다중고장에 대한 효율적인 자가치유시스템 구조를 제안한다. 기존의 자가치유시스템은 인공 셀의 데이터의 패스가 좌우상하로만 가능하여 열 단위 치유만이 가능했다. 또한, 인공 셀의 게놈블록의 설계에 있어서, gene정보 저장방식을 이용함으로써 하드웨어 오버헤드가 큰 문제점이 있다. 본 논문에서는 인공 셀의 데이터의 패스를 대각선으로도 가능하게 설계하여, 열 단위가 아닌 셀 단위로 고장 셀의 용이한 대체가 가능하고 다중고장에 대해서도 효율적으로 자가치유가 가능하다. 또한, 게놈블록은 로직기반 생성방식을 이용하여 설계함으로써 저면적 설계가 가능하다. 2진 up/down 카운터를 예제로 하여 설계한 결과 하드웨어 오버 헤드를 약 40.3% 개선했다.