Fault Detection 기능을 갖는 이오나이저 모듈용 게이트 구동 칩 설계

Design of Gate Driver Chip for Ionizer Modules with Fault Detection Function

김 홍 주*, 하 판 봉*, 김 영 희**

Hongzhou Jin*, PanBong Ha*, YoungHee Kim**

Abstract

The ionizer module used in this air cleaner supplies high voltages of 3.5KV / -4KV to the discharge electrode HV+ / HV- using a winding transformer to generate positive and negative ions by electric field radiation of carbon fiber brush. The ionizer module circuit using the existing MCU has the disadvantage of large PCB size and expensive price, and the gate driver chip using the existing ring oscillator has oscillation period sensitive to PVT (Process-Voltage-Temperature) fluctuation and there is risk of fire or electric shock because there is no fault detection function by short circuit of HV+ and GND as well as HV- and GND. Therefore, in this paper, even though PVT fluctuates, by using 7-bit binary up counter, HV+ voltage reaches the target voltage by adjusting oscillation period. And an HV+ short fault detection circuit for detecting a short circuit between HV+ and GND, an HV- short fault detection circuit for detecting a short circuit between HV+ and GND, an HV- short fault detection circuit for detecting a short circuit process are newly proposed.

요 약

공기청정기에 사용되는 이오나이저 모듈은 권선형 transformer를 사용하여 방전전국인 HV+/HV-에 3.5KV/-4KV의 고전 압을 공급하여 carbon fiber brush의 전계 방사에 의해 양이온과 음이온을 발생시킨다. 기존의 MCU를 이용한 이오나이저 모 듈 회로는 PCB 사이즈가 크고 가격이 비싼 단점이 있고, 기존의 ring oscillator를 이용한 게이트 구동 칩은 oscillation 주기 가 PVT(Process-Voltage-Temperature) 변동에 민감하고 HV+와 GND, HV-와 GND의 단락에 의한 fault detection 기능이 없으므로 화재나 감전의 위험이 있다. 그래서 본 논문에서는 7bit binary UP counter를 이용하여 PVT 변동이 있더라도 oscillation 주기를 조절하여 HV+ 전압이 목표 전압에 도달하게 한다. 그리고 HV+와 GND 사이의 단락을 검출하기 위한 HV+ short fault detection 회로, HV-와 GND 사이의 단락을 검출하기 위한 HV- short fault detection 회로와 HV+가 과전 압 이상으로 올라가는 것을 검출하기 위한 OVP(Over-Voltage Protection) 회로를 새롭게 제안하였다.

Key words : MCU, Ionizer Module, Gate Driver, Short Fault Detection, Over-Voltage Protection

^{*} Dept. of Electronic Engineering, Changwon National University

 $[\]star$ Corresponding author

E-mail : youngkim@changwon.ac.kr, Tel : +82-55-213-3656

^{*} Acknowledgment

Manuscript received Mar. 6, 2020; revised Mar. 19, 2020; accepted Mar. 20, 2020.

This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

I. 서론

온도, 습도, 미세먼지, 오염물질 같은 요인들을 포함하는 실내 환경은 인간 건강과 업무효율에 중 요한 영향을 미치며, 쾌적한 실내 공기 질을 제공 하기 위해서 오염물질을 분석하고 제어하여 공기 질을 개선하기 위한 연구가 다양하게 이루어지고 있다[1][2]. Carbon fiber brush 방전전극을 이용한 공기청정기의 이오나이저 모듈(ionizer module)은 HV+/HV-의 전계방출에 의한 양이온과 음이온을 방출시켜 대전물체의 전하를 중화시키는 기능을 한다 [3-7]. 특히 이오나이저 모듈의 Carbon fiber brush 에서 발생되는 음이온은 실내 공기 질을 개선하여 인간의 기분을 쾌적하게 하고 스트레스를 감소시 키는 효과가 있다[8].

권선형 transformer를 이용한 이오나이저 모듈 회로는 그림 1에서 보는바와 같이 전력반도체 스위 칭 소자를 사용하는 fly-back converter 구조이며, power MOSFET 스위칭 소자, MCU를 이용하여 MOSFET 스위칭 소자의 게이트(gate)를 구동해주는 저전압 게이트 구동부와 권선형 transformer, flyback converter 형태의 고전압 변환부로 구성되어 있다[7][9]. 게이트 구동 회로에 의해 power MOSFET 소자를 주기적으로 ON/OFF시켜 transformer의 1 차측에 역기전력을 발생시킨다[7]. 그림 1의 권선형 transformer는 권선비 N에 의해 역기전력 전압을 승압시키고, 클램핑 및 정류회로는 방전전극인 HV+ /HV-에 3.5KV/-4KV의 고전압을 공급하며, 이온 발생소자인 Carbon fiber brush는 전계방사에 의한 양이온과 음이온을 발생시킨다[7][9].



Fig. 1. Block diagram of ionizer module using the conventional MCU.

공기청정기에 사용되는 이오나이저 모듈은 전극 간에 단락 현상이 발생하면 화재 및 감전사고의 위험 이 있기 때문에, 방전전극(HV+/HV-)과 GND 사이 에 단락(short)과 같은 fault가 발생하면 화재 및 감 전사고의 위험이 있기 때문에 fault를 검출(detection) 해 1초(sec) 이내 게이트 구동을 멈추어 HV+/HV-에 비정상적인 고전압이 걸리지 않도록 차단하는 fault detection 기능이 요구된다[7][9]. 그래서 그림 1의 이오나이저 모듈 회로는 HV+의 전압을 분배 해서 MCU에 feedback 해주는 feedback 회로(HR1, R5, R6, C1과 D1)를 통해 VFB 전압을 MCU에 공 급하면 MCU가 VFB 전압이 기준 전압 이하로 떨 어질 때 게이트 구동을 멈춘다.

그런데 기존의 MCU 기반 이오나이저 모듈의 게 이트 구동회로는 그림 1에서 보는바와 같이 VDD (=5V) voltage regulator와 MCU 및 BJT를 이용한 인버터 회로를 필요로 하므로 PCB 사이즈가 커서 소형화도 어렵고 가격도 비싼 단점이 있다. PCB 소형화 및 저가격으로 current starved ring oscillator 를 이용한 게이트 구동 칩이 제안되었다[4-6]. 그러나 기존의 게이트 구동 칩은 ring oscillator의 oscillation 주기가 PVT(Process-Voltage-Temperature) 변동 에 따라 민감하게 변화하는 단점이 있고, 방전전극 (HV+/HV-)과 GND 사이에 단락(short)과 같은 fault detection 설계가 되어있지 않아 화재 및 감전사고의 위험이 있다.

그래서 본 논문에서는 7bit binary UP counter를 이용하여 7bit 디지털 코드로 HV+ 전압이 목표 전 압으로 상승할 때까지 ring oscillator에 공급되는 바이어스 전류를 줄여서 oscillation 주기를 증가시 켜 준다. 만약 HV+ 전압이 목표 전압 이상으로 증 가하면 7bit binary UP 카운팅을 멈추고 이때의 디 지털 코드가 ring oscillator의 바이어스 전류를 결 정하는 코드가 된다. 그리고 HV+와 GND 사이의 단락을 검출하기 위한 HV+ short fault detection 회로, HV-와 GND 사이의 단락을 검출하기 위한 HV- short fault detection 회로와 HV+가 과전압 이상으로 올라가는 것을 검출하기 위한 OVP(Over-Voltage Protection) 회로를 제안하였다. 매그나칩 반도체 0.35µm 공정으로 설계된 이오나이저 모듈의 게이트 구동 칩의 레이아웃 사이즈는 838.95 µmm × 921.825µmm (= 0.7734mm²)이다.

그림 1. 기존의 MCU를 이용한 이오나이저 모듈의 블록도

Ⅱ. 회로 설계

그림 2는 이오나이저 모듈용 파워 MOSFET 스 위치의 게이트를 구동하기 위한 구동 칩의 블록도 를 보여주고 있으며, VDDH(=12V) 전압 분배 회로 (voltage divider), IREF(=2µA) 전류 발생회로, VDD (=5V) voltage regulator 회로, DN 비교기(comparator), 7bit UP counter, current starved ring oscillator, 12bit binary counter, NG driver 회로, VNN(=-0.8V) 전하펌프 회로, fault detection 회로와 GATE driver 회로로 구성되어 있다.



Fig. 2. Block diagram of proposed gate driver chip for ionizer modules.

그림 2. 제안된 이오나이저 모듈용 게이트 구동 칩의 블록도

전압 분배 회로는 저항을 직렬로 연결한 형태의 회로이며, 전압 분배 회로의 출력인 기준전압(VREF) 과 사용되는 회로를 표 1에서 정리하였다. VREF가 2.5V, 2V, 1.6V, 1.2V, 0.5V는 각각 OVP(Over-Voltage Protection) 회로, DN(DOWN) 비교기, negative voltage인 VNN(=-0.8V)용 voltage regulator인 VREG_ VNN, IREF 발생회로와 HV+_FAULT detection 회로에 사용된다.

Table 1. Classified circuits by VREF voltages of a voltage divider.

VREF	Target Voltage	사용 회로	
VREF_2p5V	2.5V	OVP Fault Detection	
VREF_2V	2V	DN Comparator	
VREF_1p6V	1.6V	VREG_VNN	
VREF_1p2V	1.2V	IREF 발생회로	
VREF_0p5V	0.5V	HV+ Fault Detection	

표 1. 전압 분배회로의 VREF 전압별 사용되는 회로 구분

IREF 발생 회로는 그림 3에서 보는 바와 같이 차 동증폭기(MP1, MP2, MN0, MN1과 MN2), 공통 소스 증폭기(MP3)와 저항 R1에 negative feedback 동작에 의해 정상상태에서는 VREF_1p2V(=1.2V) 전압과 VIN_FB 전압이 같게 된다. 이렇게 되면 MP3 트랜지스터를 통해 흐르는 2μA이며, MP3와 MP4는 current mirror 형태이므로 MP4를 통해 흐 르는 IREF도 2μA이다.



Current starved ring oscillator 회로는 그림 4(a) 에서 보는 바와 같이 NMOS current mirror(MN10 과 MN11)를 이용하여 입력전류인 IREF 전류의 1/160인 1.25nA는 default로 mirroring 되고, Qb[6:0] 의 binary code에 따라 최대 160nA까지 mirroring 되어 PMOS 트랜지스터인 MP10을 통해서 흐르면 서 VPBIAS 전압을 공급한다. 그리고 PMOS current mirror(MP10과 MP11)의 mirroring 동작에 의해 MP11 을 통해 공급된 최소 1.25nA, 최대 160nA의 전류가 MN19를 통해 흐르므로 해당 전류에 맞는 NMOS 바이어스 전압 VNBIAS가 공급된다. VPBIAS와 VNBIAS 전압은 그림 4(b)에 있는 ring oscillator 의 current starved inverter에 사용되는 PMOS 바 이어스 전류 트랜지스터와 NMOS 바이어스 전류 트랜지스터의 게이트에 각각 연결된다. VPBIAS와 VNBIAS 전류는 7bit 디지털 코드인 Qb[6:0]에 따 라 최소 1.25nA, 최대 160nA의 전류를 선택할 수 있으 며, 이 전류가 감소함에 따라 current starved ring oscillator의 ring oscillation 주기는 증가한다. POR (Power-On Reset) 동작에 의해 Qb[6:0] 디지털 코 드는 7FH로 setting된 상태이므로 current starved ring oscillator의 VPBIAS와 VNBIAS를 통해 흐르 는 전류는 160nA이다.





그림 5는 제안된 HV+/HV- fault detection 기능 이 있는 게이트 구동 칩을 이용한 이오나이저 모듈 의 고전압 회로도를 보여주고 있으며, 1차측 파워 MOSFET 스위치의 ON/OFF 동작에 의해 권선형 transformer에 역기전력을 유기하면 권선비에 의해 승압된 전압이 2차측으로 넘어간다. 이 전압이 고전 압 다이오드(HD1과 HD2), 고전압 커패시터(HC1 과 HC2)와 고전압 저항(HR1과 HR2)의 클램핑 동 작에 의해 HV+와 HV- 전극에 +3,500V와 -4,000V의



- Fig. 5. Block diagram of high-voltage circuit of ionizer module using gate driver chip with the proposed HV+ / HV- fault detection.
- 그림 5. 제안된 HV+/HV- fault detection 기능이 있는 게이트 구동 칩을 이용한 이오나이저 모듈의 고전압 회로도

고전압을 발생한다. HV+ fault detection을 위해서 HV+와 VSS 사이의 전압 분배회로(HR3와 R11), HV- fault detection을 위해 HV-와 VSS 사이의 전압 분배회로(HR4와 R12)가 게이트 구동 칩에 전 압 feedback을 위하여 추가되었다.

그림 6의 DN 비교기 회로는 그림 5의 VFB_P 전 압과 그림 2의 전압 분배회로에서 공급되는 VREF_ 2V(=2V) 전압을 비교하여 power-on시 HV+ 전압 이 3,500V까지 올라가기 전까지는 DN 신호를 low 레벨을 공급하는 반면, HV+ 전압이 3,500V 이상으로 올라가게 되면 VFB_P 전압이 VREF_2V보다 크게 되어 DN 신호가 high 레벨로 올라가게 된다. DN 신호가 high 레벨로 가게 되면 7bit UP counter는 카운팅을 멈추고 DN이 low에서 high 레벨로 갈 때의 7bit 디지털 코드가 current starved ring oscillator 의 바이어스 전류를 결정하는 코드로 setting 된다.



Fig. 6. DN comparator. 그림 6. DN 비교기 회로

이오나이저 모듈의 게이트 구동 칩에서 NG_EN 신호는 VDDH=12V, Temp.=25℃, typical model parameter 조건에서 12.5%의 duty cycle을 가지면서 38.5ms의 pulse repetition 주기를 갖는다. NG_EN이 high인 4.8ms동안은 25%의 duty cycle을 가지면서 18.8µs의 fundamental oscillation 주기를 갖는 oscillation 신호가 계속 GATE 신호에 나타나며, NG_EN이 low인 나머지 34.1ms 동안은 GATE 신호는 GND 를 유지한다. 그래서 NG_EN이 high인 구간 동안 은 HV+와 HV- 전압은 각각 목표전압이 3,500V와 -4,000V를 공급한다. 12.5%의 duty cycle을 가지면 서 38.5ms의 pulse repetition 주기를 갖는 NG_EN 신호를 만들어내기 위해서 본 논문에는 9.4µs의 oscillation 주기를 갖는 ring oscillator의 출력신호 인 OSC 신호를 만든 뒤 그림 7의 negative edge triggered D F/F을 사용한 12bit binary counter를 이용하여 OSC 신호를 counting 한다. 한편 NG EN 출력은 CNT[11] · CNT[10] · CNT[9]의 AND 조합

논리에 의해 결정되므로 12.5%의 duty cycle을 갖 는다. NMOS 파워 스위칭 소자의 게이트 노드인 GATE는 NG_EN 신호, OSC 신호와 CNT[0] 신호 의 AND 로직에 의해 만들어진다. 다시 말하면 GATE 신호는 NG_EN 신호가 high인 시간동안 18.8µs의 fundamental oscillation 주기로 클럭킹하 고, NG_EN 신호가 low인 시간동안 GATE 신호는 0V를 유지한다.



Fig. 7. 12-bit binary counter usig negative edge-triggered D F/Fs.

그림 7. Negative edge triggered D F/F을 이용한 12bit binary counter 회로도

표 2는 이오나이저 모듈용 게이트 구동 칩의 detection fault 종류별 기준전압과 목표전압을 비 교한 것으로 HV+와 GND 사이의 단락을 검출하는 HV+ short fault, HV-와 GND 사이의 단락을 검출 하는 HV- short fault, HV+가 과전압으로 올라가는 것을 검출하기 위한 HV+ OVP fault가 있다. HV+ OVP fault, HV+ short fault와 HV- short fault의 detection voltage는 각각 4.49KV, 0.89KV와 -1.43KV 이다. 그리고 그림 8은 해당되는 VFB 전압과 VREF 전압을 비교하여 fault를 detection하는 HV+ short fault detection 회로, HV- short fault detection 회 로와 HV+ OVP fault detection 회로를 보여주고 있다. HV- short fault detection은 VNN 전하펌프 (charge pump) 회로의 출력전압인 -0.8V와 HV- 전 압 분배기 출력 전압인 VFB_M 전압과 비교해서 VFB_M 전압이 정해진 시간에 VNN 전압 이하로 떨어지지 못하면 fault가 발생하게 되어있다.

Table 2. Comparisons of reference and detection voltages based on fault detection type.

표 2. 게이트 구동 칩의 detection fault 종류별 기준전압과 목표전압 비교

Fault Detection	Reference Voltage	Detection Voltage	
HV+ OVP Fault	2.5V	4.49KV	
HV+ Short Fault	0.5V	0.89KV	
HV- Short Fault	-0.8V	-1.43KV	



(c) HV+ OVP fault detection.

그림 8. Fault detection 회로도



- Fig. 9. Layout image of gate driver chip of MOSFET switching devices for ionizer modules.
- 그림 9. 이오나이저 모듈용 파워 MOSFET 스위칭 소자의 게이트 구동 칩에 대한 레이아웃 이미지

그림 9는 매그나칩반도체 0.35µm 공정을 이용하여 설계된 이오나이저 모듈용 파워 MOSFET 스위칭 소자의 게이트 구동 칩에 대한 레이아웃 이미지를 보여주고 있으며, 레이아웃 사이즈는 838.95µmm × 921.825µmm (= 0.7734mm²)이다.

Ⅲ. 모의실험 결과

표 3은 VDDH=12V에서 매그나칩 반도체 0.35µm CMOS 공정을 이용하여 설계된 그림 4의 current starved ring oscillator에서 Qb[6:0]가 7FH와 00H 인 경우 시뮬레이션 조건별 ring oscillation 주기에 대한 시뮬레이션 결과이며, Qb[6:0]가 7FH인 경우 최대 oscillation 주기는 8.76µs 이고 00H인 경우 최 소 oscillation 주기는 408µs 이다. 그래서 그림 4의 current starved ring oscillator의 oscillation 주기 는 8.76µs에서 408µs까지 디지털 코드인 Qb[6:0]를 카운팅하므로 가변 가능하다.

- Table 3. Simulation result of ring oscillator periods based on simulation conditions in case of Qb[6:0] = 7FH and 00H in the current starved ring oscillator.
- 표 3. Current starved ring oscillator에서 Qb[6:0]가 7FH와 00H인 경우 시뮬레이션 조건별 ring oscillation 주기에 대한 시뮬레이션 결과

Qb[6:0]	Temp.	SS Model	SF Model	TT Model	FS Model	FF Model
7FH	-40°C	7.96 µs	8.76 µs	6.79 µs	5.22µs	5.51 <i>µ</i> s
	25°C	7.47µs	8.07µs	6.38 µs	4.94 µs	5.26µs
	85℃	6.94 µs	7.56µs	6.00 µs	4.67 µs	4.83µs
00Н	-40°C	919µs	961 <i>µ</i> s	687µs	479µs	478µs
	25°C	855 µs	888 µs	644µs	456 µs	454µs
	<mark>85℃</mark>	787µs	812µs	589 µs	417µs	408µs

그림 10은 VDDH=12V, Temp.=25℃, TT model parameter에서 12bit binary counter를 이용한 repetition pulse NG_EN과 NG에 대한 시뮬레이션 결과 파형을 보여주고 있다. 그림 10에서 보는바와 같이 NG_EN 출력은 CNT[11] · CNT[10] · CNT[9]의 AND 조합 논리 결과대로 나오며, 12.5%의 duty cycle을 갖는 것을 확인할 수 있다.

그림 11은 VDDH=12V, Temp.=25°C, TT model parameter에서 NG_EN이 high인 구간동안 fundamental oscillation 주기를 갖는 NG 신호에 대한 시뮬레이션 결과 파형을 보여주고 있으며, NG 신호는 NG_EN 신호, OSC 신호와 CNT[0] 신호의 AND 로직에 의 해 만들어지는 것을 볼 수 있다.



그림 10. VDDH=12V, Temp.=25°C, TT model parameter에서 12bit binary counter를 이용한 repetition pulse NG_EN과 NG에 대한 시뮬레이션 결과 파형



- Fig. 11. Simulation result of NG with the fundamental oscillation period during the high period of NG_EN in case of VDDH=12V, Temp.=25°C, and TT model parameters.
- 그림 11. DDH=12V, Temp.=25℃, TT model parameter에서 NG_EN이 high인 구간동안 fundamental oscillation 주기를 갖는 NG 신호에 대한 시뮬레이션 결과 파형.

그림 12는 이오나이저 모듈 회로에 대한 정상상 태와 단락된 경우에 대한 시뮬레이션 결과를 보여 주고 있다. 그림 12(a)에서 보는바와 같이 정상상태 에서는 power-on 된 이후 0.2초 정도 지난 후 HV+와 HV-는 각각 3.56KV와 -4.23KV로 목표전 압인 3.5KV와 -4KV SPEC을 만족한다. 한편 그림 12(b)와 그림 12(c)에서 보는 바와 같이 HV+와 HV-가 각각 220ms에 GND에 단락된 경우는 20ms 정 도 지난 후 HV+_Fault와 HV-_Fault 신호가 발생 하면서 GATE 신호를 disable 시키는 것을 확인하 였다. 그래서 HV+와 HV- 전극이 GND에 단락이 되더라도 fault detection을 통해 게이트 구동을 차 단하므로 화재나 감전의 위험을 제거할 수 있다.





그림 12. 이오나이저 모듈 회로에 대한 정상상태와 단락된 경우에 대한 시뮬레이션 결과.

Ⅳ. 결론

공기청정기에 사용되는 이오나이저 모듈은 권선 형 transformer를 사용하여 방전전극인 HV+/HV-에 3.5KV/-4KV의 고전압을 공급하여 carbon fiber brush의 전계 방사에 의해 양이온과 음이온을 발 생시킨다. 기존의 MCU를 이용한 이오나이저 모듈 회로는 PCB 사이즈가 크고 가격이 비싼 단점이 있고, 기존의 ring oscillator를 이용한 게이트 구동 칩은 oscillation 주기가 PVT 변동에 민감하고 HV+와 GND, HV-와 GND의 단락에 의한 fault detection 기능이 없으므로 화재나 감전의 위험이 있다.

그래서 본 논문에서는 7bit binary UP counter를 이용하여 PVT 변동이 있더라도 oscillation 주기를 조절하여 HV+ 전압이 목표 전압에 도달하게 제안 하였다. Current starved ring oscillator의 oscillation 주기는 디지털 코드인 Qb[6:0]를 카운팅하므로 8.76 µs에서 408µs까지 가변 가능하다.

그리고 fault detection을 위해 본 논문에서는 HV+와 GND 사이의 단락을 검출하기 위한 HV+ short fault detection 회로, HV-와 GND 사이의 단 락을 검출하기 위한 HV- short fault detection 회 로와 HV+가 과전압 이상으로 올라가는 것을 검출 하기 위한 OVP (Over-Voltage Protection) 회로를 새롭게 제안하였다. HV+와 HV-가 각각 GND에 단락된 경우는 20ms 정도 지난 후 HV+_Fault와 HV-_Fault 신호가 발생하면서 GATE 신호를 disable 시키는 것을 시뮬레이션을 통해 확인하였다. 그래서 HV+와 HV- 전극이 GND에 단락이 되더라도 fault detection을 통해 게이트 구동을 차단하므로 화재 나 감전의 위험을 제거할 수 있다.

References

[1] B. F. Yu, Z. B. Hu, M. Liu, H. L. Yang, Q. X. Kong, and Y. H. Liu, "Review of research on air-conditioning systems and indoor air quality control for human health," *International Journal of Refrigeration*, Vol.32, Issue.1, pp.3–20, 2009. DOI: 10.1016/j.ijrefrig.2008.05.004

[2] S. H. Shin, "A Study on the Smart Ionizer Using Dielectric Barrier Discharge," *PhD Dissertation, Ulsan University*, 2013.

[3] H. S. Chung et al., "Market trend and technology analysis of electrode for low voltage ionizer using nano wire (ZnO) growth or polycrystalline diamond coating," *KISTI*, 2018.

[4] M. H. Kim et al., "Design of Gate Driver to NMOS Switching Devices for Anion Generators," *Proceeding of KIIECT Conference*, 2017.

[5] M. H. Kim, "Design of MOSFET gate drive for negative ion generator," *Master's Dissertation, Changwon National University*, 2017.

[6] M. C. Sung et al., "Measurement of a Gate Driver Chip for an Anion Generator," *Proceeding of KIIECT Conference*, May 2018.

[7] HongZhou Jin et al., "Design of Ionizer Module Circuit with Fault Detection Function," *Proceedings* of *ICFICE*, 2019.

[8] H Nakane, "Stress-reduction effect of negative air ions on physiological," *R&D Review of Toyota CRDL*, Vol.38, No.2, 2003.

[9] Y. H. Kim, Final Report of Supporting Project for Customized Technology Partner on Technology Solution of Ionizers Using High Voltage, *SMTECH*, 2019.

BIOGRAPHY

Hongzhou Jin (Member)



2017: BS degree in Communication Engineering, Yanbian University 2017~: Combined MS/PhD course in Electronic Engineering, Changwon National University

Pan-Bong Ha (Member)



1981.: BS degree in Electrical Engineering, Pusan National University.1983.: MS degree in Electronic Engineering, Seoul National University.

1993.: PhD degree in Electronic Engineering, Seoul National University.

1987.~: Professor, Changwon National University

Young-Hee Kim (Member)



1989.2 : BS degree in Electronic Engineering, Kyungpook National University.

1997.2 : MS degree in ElectronicEngineering, POSTECH.2000.8 : PhD degree in ElectronicEngineering, POSTECH.

1989.1~2001.2: Senior Research Engineer, Hyundai Electronics.

2001.3~: Professor, Changwon National University