• 한국통신학회논문지
• /
• 제33권3C호
• /
• pp.240-246
• /
• 2008

An MPEG-2/4 AAC decoder on 16-bit fixed-point processor is presented in this paper. To meet audio quality criteria, despite small word length, special design methods for 16-bit foxed-point AAC decoder were devised. This paper presents particular algorithms for 16-bit AAC decoding. We have implemented an efficient AAC decoder using the proposed algorithms. Audio contents can be replayed in the decoder without quality degradation.

• 한국통신학회논문지
• /
• 제31권6A호
• /
• pp.593-602
• /
• 2006

본 논문에서는 IEEE 802.16e에 기반한 OFDMA TDD 시스템 하향 링크 트래픽 채널의 fixed-point 구현을 위해 Floating-point 모델로부터 성능 열화와 하드웨어 복잡도를 최소화 할 수 있도록 적절한 비트 사이즈를 결정하는 방법론에 대하여 기술한다. Fixed-point 구현에 있어서 여러 가지 고려 사항 중 하나는 비트 사이즈를 절사하는 방법에 따른 Saturation과 Quantization의 선택이며, 반드시 주의해야 할 점은 신호의 분포를 정확히 파악한 후 신호의 분포에 맞도록 Saturation과 Quantization 중 하나의 비트 절사방법을 적절히 적용시켜야 한다는 점이다. 또한, 시행착오를 거치면서 여러 비트 사이즈에 대하여 모의 실험을 수행하여야만 성능 열화를 최소화 하면서 원하는 비트 사이즈를 얻을 수 있다. 본 논문에서는 수신단의 트래픽 채널에 최적화된 비트 사이즈를 결정하기 위하여 AWGN 및 ITU-R M.1225의 Veh-A 채널 환경에서 컴퓨터 모의 실험을 수행한다.

• 한국통신학회논문지
• /
• 제31권7C호
• /
• pp.735-742
• /
• 2006

본 논문에서는 IEEE 802.16e OFDMA(Orthogonal Frequency Division Multiplexing-FDMA) TDD(Time Division Duplexing) 시스템 단말 수신기의 입력 신호에 대하여 DC 오프셋 보상, 자동 주파수 조정, 자동 이득 조정을 수행하는 DFE(Digital Front End)의 동작 원리와 Fixed-point 설계 방법에 대하여 설명하고, DFE의 성능을 ITU-R M. 1225 Veh-A 60km/h 채널 환경에서 시뮬레이션 결과를 통해 분석한다. DFE의 Fixed-point 설계시, 시스템의 성능에 영향을 주지 않는 범위 내에서 연산을 통해 출력되는 bit의 크기를 줄임으로서때 H/W 동작의 복잡도를 줄이고, Acquisition time과 안정도 간의 Trade-off를 고려하여 Loop Filter를 설계함으로서 DFE 의 Fixed-point 설계를 최적화 한다.

• 한국정보전자통신기술학회논문지
• /
• 제2권2호
• /
• pp.37-43
• /
• 2009

본 논문에서는 저 전력 시스템에 적합한 고정 소수점 연산기로 구현된 다중 채널 디지털 보청기 알고리즘의 최적화 기법을 제시한다. 먼저 입력 신호를 고속 MDCT(modified discrete cosine transform) 방법을 사용하여 주파수 대역 분할함으로써 알고리듬의 복잡도를 최소화 하였고, MDCT 출력을 비선형 대역 분할 과정을 거쳐 채널별 그룹핑을 한 다음, 각 채널 신호를 난청인의 청각 손실 정도에 따라 구성한 라우드니스 보상 함수(loudness compensation function: LCF)표를 이용하여 이득을 조절하고, 최종적으로 TDAC 기법을 구현하는 IMDCT(Inverse MDCT) 변환을 거쳐 보상된 출력을 합성한다. 모든 과정은 16비트 정수 연산으로 구현되며, 이득을 계산하기 위해 측정되는 로그 단위의 연산 과정은 미리 계산된 테이블과 고속 탐색 알고리듬을 이용하여 구현된다. 구성된 보청기 알고리즘의 성능을 컴퓨터 시뮬레이션을 통해 평가하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1996년도 하계학술대회 논문집 B
• /
• pp.1295-1297
• /
• 1996

CCITT G.721, G.723 standard ADPCM algorithm is implemented by using TI's fixed point DSP start kit (DSK). ADPCM can be implemented on a various rates, such as 16K, 24K, 32K and 40K. The ADPCM is sample based compression technique and its complexity is not so high as the other speech compression techniques such as CELP, VSELP and GSM, etc. ADPCM is widely applicable to most of the low cost speech compression application and they are tapeless answering machine, simultaneous voice and fax modem, digital phone, etc. TMS320C50 DSP is a low cost fixed point DSP chip and C50 DSK system has an AIC (analog interface chip) which operates as a single chip A/D and D/A converter with 14 bit resolution, C50 DSP chip with on-chip memory of 10K and RS232C interface module. ADPCM C code is compiled by TI C50 C-compiler and implemented on the DSK on-chip memory. Speech signal input is converted into 14 bit linear PCM data and encoded into ADPCM data and the data is sent to PC through RS232C. The ADPCM data on PC is received by the DSK through RS232C and then decoded to generate the 14 bit linear PCM data and converted into the speech signal. The DSK system has audio in/out jack and we can input and out the speech signal.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.1257-1260
• /
• 2005

This paper is related to optimization in the image data format, which can make a great effect in performance of data compression and is based on the wavelet transform and JPEG2000. This paper established a criterion to decide the data format to be used in wavelet transform, which is on the bases of the data errors in frequency transform and quantization. This criterion has been used to extract the optimal data format experimentally. The result were (1, 9) of 10-bit fixed-point format for filter coefficients and (9, 7) of 16-bit fixed-point data format for wavelet coefficients and their optimality was confirmed.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.399-402
• /
• 2004

This paper presents a system-on-chip prototype implementing a full integration for a portable digital audio system. The chip is composed of a audio processor block to implements audio decoding and voice compression or decompression software, a system control block including 8-bit MCU core and Memory Management Unit (MMU) a low power 16-bit ${\Sigma}{\Delta}$ CODEC, two DC-to-BC converter, and a flash memory controller. In order to support other audio algorithms except Mask ROM type's fixed codes, a novel 16-bit fixed-point DSP core with the program-download architecture is proposed. Funker, an efficient power management technique such as task-based clock management is implemented to reduce power consumption for portable application. The proposed chip has been fabricated with a 4 metal 0.25um CMOS technology and the chip area is about 7.1 mm ${\times}$ 7.1mm with 100mW power dissipation at 2.5V power supply.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1211-1214
• /
• 1998

Real-time implementation of Conjugate-Structure Algebraic CELP(CS-ACELP) is presented. ITU-T Study Group(SG) 15 has standardized the CS-ACELP speech coding algorithm as G.729. A real-time implementation of the CS-ACELP is achieved using 16 bit fixed point DSP16210 Digital Signal Processor (DSP) of Lucent Technologies. The speech coder has been implemented in the bit-exact manner using the fixed point CS-ACELP C source which is the part of the G.729 standard. To provide a multi-channel vocoder solution to digital communication system, we try to minimize the complexity(e.g., MIPS, ROM, RAM) of CS-ACELP. Our speech coder shows 15.5 MIPS in performance which enables 4 channel CS-ACELP to be processed with one DSP16210.

• 한국음향학회지
• /
• 제19권4호
• /
• pp.45-51
• /
• 2000

본 논문에서는 16 비트 고정 소수점 DSP(Digital Signal Processor)를 사용하여 다채널 G.729A 음성 부호화기를 실시간 구현하였으며, 실제로 음성 사서함 서비스(Voice Mailing Service: VMS) 시스템에 응용하였다. DSP는 TI(Texas Instruments)사의 TMS320C549 칩을 사용하였으며, 구현된 G.729A음성 부호화기는 채널 당 부호화기에 14.5 MIPS를, 복호화기에 3.6 MIPS를 소요하였으며, 메모리는 코드 부분에 9.88 K 워드, 데이터 부분에 1.69 K 워드를 필요로 하였다. 결과적으로 개발된 VMS 시스템에는 두 개의 DSP를 사용하여 DSP 당 4 채널씩 총 8 채널을 수용하였다. 실험 결과, 구현된 다채널 부호화기는 ITU-T에서 제공된 테스트 벡터 샘플을 모두 통과하는 일관된 성능을 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.859-862
• /
• 1999

We designed a 128-tap FIR filter for a modem which complies with ITU-T V.32. We adopted pipeline technique and realized delay-taps with two ring-buffers. The multiplier in this filter carries out 2's complement fixed-point multiplication of 14bit $\times$ 16bit. The designed filter is expected to operate at 50MHz.