• 한국정보전자통신기술학회논문지
• /
• 제13권1호
• /
• pp.8-16
• /
• 2020

본 논문에서는 polymerase chain reaction (PCR) 응용에 적합한 저잡음 CMOS 이미지 센서에 사용되는 컬럼-패러럴 analog-to-digital converter (ADC) 어레이를 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 CMOS 이미지 센서에 입사된 빛의 신호에 해당하는 픽셀 출력 전압을 디지털 신호로 변환시키는 컬럼-패러럴 ADC 어레이를 위해 하나의 픽셀 폭과 동일한 10㎛ 컬럼 폭 내에 2개의 스위치드 커패시터 적분기와 단일 비트 비교기로 구현하였다. 또한, 모든 컬럼의 모듈레이터를 동시에 구동하기 위한 주변 회로인 비중첩 클록 발생기 및 바이어스 회로를 구성하였다. 제안된 델타-시그마 모듈레이터는 110nm CMOS 공정으로 구현하였으며 12kHz 대역폭에 대해 418의 oversampling ratio (OSR)로 88.1dB의 signal-to-noise-and-distortion ratio (SNDR), 88.6dB의 spurious-free dynamic range (SFDR) 및 14.3비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 970×10 ㎛2 및 248㎼이다.

• 한국전자파학회논문지
• /
• 제14권12호
• /
• pp.1300-1310
• /
• 2003

본 논문은 레일레이 페이딩 채널 환경하에서, 적응형 변조기와 적응형 부채널 할당 방식을 적용한 다중 반송파 CDMA 시스템의 성능을 분석한다. 제안한 적응형 변조기는 QPSK, 16 QAM, 64 QAM, 256 QAM으로 구성하고, 신호점은 그레이 코드(Gray Code)로 나타내며, 임계값은 비트 에러율(BER)이 1 %일 경우의 평균 Eb/No를 사용한다. 적응형 부채널 할당 방식을 적용한 다중 반송파 시스템은 사용자의 DS파형을 L개의 부채널 중 가장 큰 K개의 부 채널로 선택하여 전송한다. 제안한 시스템의 경우, 총 부 채널수가 4이고 이 가운데 두 개의 부 채널로 데이터를 전송한다면 각 채널의 임계값은 5.2 dB, 9 dB, 13.2 dB와 8.4 dB, 12.2 dB, 16.3 dB 나타났다. BER이 $10^{-3}$을 만족하는 평균 $E_{b/}$ $N_{o}$ 는 8.1 dB로 기존의 시스템에 비해 12.9 dB의 성능이 개선되었다. 평균 심볼당 비트수(BPS)는 7 bit의 경우 15 dB의 평균 $E_{b/}$ $N_{o}$ 가 필요하다. 부 채널 에러가 발생한다면 BER이 $10^{-3}$을 만족하는 평균 $E_{b/}$ $N_{o}$ 는 13.6 dB로 5.5 dB의 성능 저하가 일어났다. 일어났다.

• 한국정보통신학회논문지
• /
• 제20권4호
• /
• pp.786-792
• /
• 2016

Camellia 암호는 NTT사 및 미쓰비시 전자회사에서 공동으로 2000년도에 개발되었다. Camellia는 128비트 메시지 블록 크기와 128비트, 192비트 및 256비트 키(Key)에 대한 암호화 방식을 규정하고 있다. 본 논문은 키 스케줄용 레지스터 설정과 기존의 라운드 연산 블록을 통합한 수정된 라운드 연산 블록을 제안하였다. 키 생성과 라운드 연산에 필요한 총 16개의 ROM을 단지 4개의 이중포트 ROM만을 사용하여 구현하였다. 또한 메시지 버퍼를 제공하여 키 생성을 위한 KA와 KB 값이 도출되면 대기 시간없이 즉시 암호화나 복호화가 수행될 수 있도록 하였다. 제안한 Camellia 블록 암호 알고리즘을 Verilgo-HDL을 사용하고 설계하고, Virtex4 디바이스상에 구현하였으며, 최대 동작 주파수는 184.898MHz이다. 128비트 키 모드에서 최대 처리율은 1.183Gbps이며, 192비트 및 256비트 키 모드에서 최대 처리율은 876.5Mbps이다. 본 논문에서 설계된 암호 프로세서는 스마트 카드, 인터넷뱅킹, 전자상거래 및 위성 방송 등과 같은 분야의 보안 모듈로 응용이 가능할 것으로 사료된다.

• 한국전자파학회논문지
• /
• 제28권12호
• /
• pp.948-953
• /
• 2017

초고속 통신을 위해 HPA(High Power Amplifier)를 사용할 때, HPA의 비선형 특성은 전력 효율 및 BER(Bit Error Rate) 성능 및 스펙트럼 효율 등을 열화시키는 원인이 된다. 초고속 통신을 위한 충분한 송신 전력을 얻기 위해서는 HPA의 사용이 불가피하므로 사전왜곡기를 사용하여 HPA의 비선형성을 보상시켜줄 필요가 있다. 본 논문에서는 HPA의 비선형성을 보상해주기 위한 용도의 사전왜곡기를 HPA의 앞단에 사용하여 비선형 왜곡을 보상하여, 이를 성좌도, 스펙트럼, BER 성능 등으로 비교하여 분석하였다. 시뮬레이션 결과, 사전왜곡기를 사용하여 HPA의 비선형성을 보상해줌으로써 이상적인 선형 증폭기와 비슷한 수준의 BER 성능을 얻을 수 있었으며 스펙트럼 마스크도 충족하는 것을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제16권1호
• /
• pp.85-100
• /
• 1991

디지틀 이동 통신 시스템 검토에 있어서 고음질 저전송 속도의 음성 부호화기 연구는 가용 주파수 대역의 제한을 극복하여 통신 서비스를 증대시키기 위한 필수 사항의 하나이다. 본 논문에서는 디지특 이동 통신용 13 kbps RPE LTP 음성 부호화기의 구현에 관하여 다루었다. 하나의 DSP칩을 이용하여 양방향 통신방식으로 실시간 구현(DSP 로딩율 약 75%)이 가능함을 나타냈으며, 또한 H/W 구현을 위한 고정소수점 시뮬레이션 및 채널코딩과의 연계를 고려한 각 전송 파리미티의 비트 중요도 분석 결과를 제시하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1211-1214
• /
• 1998

Real-time implementation of Conjugate-Structure Algebraic CELP(CS-ACELP) is presented. ITU-T Study Group(SG) 15 has standardized the CS-ACELP speech coding algorithm as G.729. A real-time implementation of the CS-ACELP is achieved using 16 bit fixed point DSP16210 Digital Signal Processor (DSP) of Lucent Technologies. The speech coder has been implemented in the bit-exact manner using the fixed point CS-ACELP C source which is the part of the G.729 standard. To provide a multi-channel vocoder solution to digital communication system, we try to minimize the complexity(e.g., MIPS, ROM, RAM) of CS-ACELP. Our speech coder shows 15.5 MIPS in performance which enables 4 channel CS-ACELP to be processed with one DSP16210.

• 한국해양공학회지
• /
• 제8권1호
• /
• pp.50-61
• /
• 1994

A 300 meter class ROV(CROV300) is composed of three parts : a surface unit, a tether cable and an underwater vehicle. The vehicle controller is based on two processors : an Intel 8097-16-bit one chip micro-processor and a Texas Instruments TMS320E25 digital signal processor. In this paper, the surface controller, the vehicle controller and peripheral devices interfaced with the processors are described. These controllers transmit/receive measured status data and control commands through RS422 serial communication. Depth, heading, trimming, camera tilting, and leakage signals are acquired through the embedded AD converters of the 8097. On the other hand, altitude of ROV and lbstacle avoidance signals are processed by the DSP processor and periodically fetched by the 8097. The processor is interfaced with a 4-channel 12-bit D/A converter to generate control signals for DC motors an dseveral transistors to handle the relays for on/off switching of external devices.

• Journal of information and communication convergence engineering
• /
• 제12권3호
• /
• pp.145-153
• /
• 2014

The improvements of embedded processors make future technologies including wireless sensor network and internet of things feasible. These applications firstly gather information from target field through wireless network. However, this networking process is highly vulnerable to malicious attacks including eavesdropping and forgery. In order to ensure secure and robust networking, information should be kept in secret with cryptography. Well known approach is public key cryptography and this algorithm consists of finite field arithmetic. There are many works considering high speed finite field arithmetic. One of the famous approach is Montgomery multiplication. In this study, we investigated Montgomery multiplication for public key cryptography on embedded microprocessors. This paper includes helpful information on Montgomery multiplication implementation methods and techniques for various target devices including 8-bit and 16-bit microprocessors. Further, we expect that the results reported in this paper will become part of a reference book for advanced Montgomery multiplication methods for future researchers.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2008년도 춘계학술대회 논문집
• /
• pp.249-254
• /
• 2008

The objective of this study is the developement of real time automatic incline measurement using high accuracy digital datalogger for safety and maintence of railway construction sites. For the replacement of current 16 bit analog/digital converter, Digital datalogger system using 24 bit analog/digital converter is studied for the first time with in a country. Therefore data communication method and analyzing program of automatic measurement data is developed for the automatic high accuracy digital datalogge system. The results of this study will be using real time automatic incline measurement of railway structures.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 D
• /
• pp.2971-2973
• /
• 2000

In this paper, we proposed the implementation of multiple access serial communications with improved transmission control. For serial communications. RS232 protocol is used and the transmitting data and is merged to form data channel. Multiple host access is configures by using the common data channel and ground channel. 8bit data transfer with variable frame size is transferred by using the 16bit host ID. Packet is composed of HEADER, receiver ID. variable length data frame, TAIL and CRC informations. Multiple hosts are allowed to transfer packet with the other hosts through the common communication channel. Byte-stuffing is used to differentiate the transfer rate of PC is performed.