• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1985년도 추계학술발표회 논문집
• /
• pp.144-147
• /
• 1985

• 전자공학회논문지SC
• /
• 제44권2호
• /
• pp.39-45
• /
• 2007

본 논문에서는 multiple array 안테나 링크 상에서 각 스테이션 간의 안테나 빔의 스위트 스폿을 변형된 유전자 알고리즘을 이용하여 찾고 유지하는 방법을 제안하였다. 제안한 방식은 각 스테이션에서 전송하는 데이터에 안테나의 정보를 같이 전송하며 범의 강도를 거리함수로 나타내고 그 거리함수의 곱을 적합도 함수로 이용하여 최대값이 되는 각도를 찾는 방식이다. 변형된 유전자 알고리즘 방식은 전처리 과정을 통하여 우수한 초기세대를 선택하는 방식으로 일반적인 유전자 알고리즘방식에서 랜덤하게 초기세대를 갖는 것과는 차별화가 된다. 통식 방식은 시분할 이중화 (TDD: Time Division Duplex) 방식으로 하여 전송하는 데이터에 안테나 정보를 같이 보낸다. 제안한 방식의 유용성을 확인하기 위하여 1:1, 1:2, 1:5 array 안테나의 세 가지 경우에 대하여 시뮬레이션 하였다. 염색체의 길이는 8bit, 16bit, split인 경우에 대하여 개체 수와 세대 수를 변화시켜 수렴 확률을 비교 검토하였다. 제안한 16bit split는 실제로는 8bit이지만 16bit와 유사한 좋은 수렴율을 보여주었다.

• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.109-114
• /
• 2017

본 연구에서는 mA급 유효성분(저항성) 누설전류를 감지할 수 있는 모듈을 개발하였다. 감지된 누설전류를 기술표준규격에서 규정하는 0.03초 이내에 차단을 할 수 있도록 16 bit 신호처리 프로세서인 MSP430 프로세서를 사용하여 모듈을 구현하였다. 개발된 모듈은 스마트그리드의 스마트분전반에서 감전예방을 위한 모듈로 적용 가능할 것으로 기대된다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 1996년도 추계학술대회 논문집
• /
• pp.341-345
• /
• 1996

This paper presents the dynamics and the teal-time control of a horizontally rotating inverted pendulum. The dynamic equations representing three degrees of freedom rigid body motion of the pendulum are derived, and the state feedback controller is applied to the motion control of the pendulum. A 32 bit counter board with 16 bit hardware communication ability is developed to improve the real-time control performance and is applied to a horizontally rotating inverted pendulum. The simulation and experimental studies are conducted to evaluate the performance of the developed pendulum system and the timing in the real-time control is analyzed.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.717-720
• /
• 2007

본 연구에서는 지향성 안테나 빔의 최적방향을 찾고 유지하는 방법을 제안한다. 제안한 방식은 데이터에 안테나의 정보를 같이 실어 보내고 그 정보를 이용하여 변형된 유전자 알고리즘(MGA)으로 최적의 방향을 찾고 유지 한다. 제안한 방식은 각 스테이션에서 전송하는 데이터에 안테나의 정보를 같이 전송하며 안테나의 RSSI(Received Signal Strength Indication)를 구하고 그 RSSI 값의 곱을 적합도 함수로 이용하여 그 값이 최대가 되는 방향을 찾는 방식이다. 통신 방식은 시분할 이중화(TDD: Time Division Duplex)방식으로 안테나의 제어 정보를 보낸다. 또한 염색체 구성에 있어서 16bit split 방식을 제안하여 탐색에 적용한다. 제안한 방식의 유용성을 확인하기 위하여 1:1, 1:2, 1:5 지향성 안테나의 세 가지 경우에 대한 최적 방향 탐색의 시뮬레이션과 1:1 지향성 안테나의 최적 방향 탐색에 대한 실험을 통하여 성능을 비교 검토하였다. 염색체의 비트 수는 각각 8비트, 16비트, 그리고 16비트 스플릿으로 16비트 스플릿의 경우 8비트만을 사용하여 16비트와 비슷한 성능을 가졌다.

• 한국전자통신학회논문지
• /
• 제4권1호
• /
• pp.53-59
• /
• 2009

오픈소스와 16bit 마이컴을 활용하여 임베디드 기술 교육을 위한 통합개발보드(IDB)를 설계 및 개발하였다. 하드웨어는 일본 르네사스사의 16bit MCU인 H8/300H를 기반으로 하여 LED, LED Matrix, 모터, 센서 등 다양한 I/O 회로, SCI를 통한 컴퓨터와의 연결 및 $16{\times}2$ 캐릭터 LCD를 제어회로가 포함된 통합개발보드를 설계 및 구현하였다. 또한 소프트웨어는 오픈소스로 제공되는 어셈블러와 H8-C 컴파일러로 개발환경을 구축하였다. 그리고 리얼타임 OS인 TRON 과 마이컴용 리눅스인 uClinux를 도입할 수 있도록 메모리 확장 등을 고려하였다. 개발된 보드의 검증을 위해서 PCB 설계와 PCB 가공기를 이용하여 통합개발보드를 제작하였고 기본적인 I/O 제어 프로그램을 통해 기능을 확인하였다.

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.185-194
• /
• 2017

본 논문에서는 다양한 분야와 환경에서 필요에 따라 기능을 쉽게 교환하고 조립이 가능한 모듈형 웨어러블 플랫폼을 제안한다. 제안된 플랫폼은 국내 CPU 코어 기반의 모듈형 플랫폼과 다양한 환경에 빠르게 대응하여 자유롭게 연결 가능한 plug & play 플랫폼으로 구성된다. 설계된 SoC는 32-bit RISC CPU, 32-bit symmetric multi-core processor, 그리고 16-bit DSP (CDSP)로 구성되고 여기에 필요에 따라 센서 모듈과 통신 모듈이 체인 형태로 연결된다. SoC 칩은 130nm 공정으로 개발되었고 온도와 습도 센서를 이용하여 제안된 모듈형 웨어러블 플랫폼의 기능의 동작을 검증하였다.

• 제어로봇시스템학회논문지
• /
• 제22권8호
• /
• pp.671-677
• /
• 2016

A Controller Area Network (CAN) is a serial communication protocol that is highly reliable and efficient in many aspects, such as wiring cost and space, system flexibility, and network maintenance. Therefore, it is chosen for the communication protocol between a single chip controller based on Field Programmable Gate Array (FPGA) and peripheral devices. In this paper, the design and implementation of CAN IP, which is written in VHSIC Hardware Description Language (VHDL), is presented. The implemented CAN IP is based on the CAN 2.0A specification. The CAN IP consists of three processes: clock generator, bit timing, and bit streaming. The clock generator process generates a time quantum clock. The bit timing process does synchronization, receives bits from the Rx port, and transmits bits to the Tx port. The bit streaming process generates a bit stream, which is made from a message received from a micro controller subsystem, receives a bit stream from the bit timing process, and handles errors depending on the state of the CAN node and CAN message fields. The implemented CAN IP is synthesized and downloaded into SmartFusion FPGA. Simulations using ModelSim and chip test results show that the implemented CAN IP conforms to the CAN 2.0A specification.

• Transactions on Electrical and Electronic Materials
• /
• 제11권5호
• /
• pp.238-241
• /
• 2010

The purpose of this study is to solve the problems of radio frequency bandwidth frequency depletion, confusion possibilities, and security that are in current wireless communications systems, and to confirm the possibility of applying those solutions for the next generation network. To solve the problems of the current wireless communications system, a visible light communications system for power line communication (PLC) via 8-bit microcontroller is created and the capacity is analyzed. The exclusive PLC chip APLC-485MA, an 8-bit ATmega16 microcontroller, high brightness 5pi light emitting diodes (LEDs), and the LLS08-A1 visible light-receiving sensor were used for the transmitter and receiver. The performance was analyzed using a designed program and an oscilloscope. The voltage change was measured as a function of distance from 10-50 cm. Blue LEDs showed the best performance among the measured LED types, with 0.47 V of voltage loss, but for a distance over 50 cm, precise data was not easy to obtain due to the weak light. To overcome these types of problems, specific values such as the changing conditions and efficiency value relevant to the light emitting parts and the visible light-receiving sensor should be calculated, and continuous study and improvements should also be realized for better communication conditions.

• International Journal of Internet, Broadcasting and Communication
• /
• 제5권2호
• /
• pp.11-14
• /
• 2013

This paper describes the sigma-delta ADC/DAC digital block with two channels. The ADC block has comb filter and three half band filters. And the DAC block has 5th Cascaded-of-Integrators Feedback DSM. The ADC and DAC support I2S, RJ, LJ and selectable input data modes of 24bit, 20bit, and 16bit. It is fabricated with 0.35um Hynix standard CMOS cell library. The chip size is 3700*3700um. It has been verified using NC Verilog Simulator and Matlab Tool.