• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 춘계학술대회 논문집
• /
• pp.39-40
• /
• 2009

This paper presents a white-LED driver IC for a mobile application. It uses a high efficiency current mode boost converter method for a low voltage application. For a LED drive, it provides a PWM(Pulse Width Modulation) and analog dimming function. The device was designed and fabricated using 0.35um BCD process. The evaluated waveforms for an implemented IC show promising results.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 통신소사이어티 추계학술대회논문집
• /
• pp.357-360
• /
• 2003

In this paper, we investigated the characteristics of 4${\times}$4 thermo-optic switch using two mode interference(TMI) coupler. We designed this matrix switch by using a configuration which combines a double Mach- Zehnder interferometer(MZI) switching unit. The average extinction ratio and average excess loss of the 4${\times}$4 thermo-optic switch was 33.7dB, 0.29dB, respectively.

• 한국광학회지
• /
• 제5권2호
• /
• pp.245-251
• /
• 1994

고리형 공진기의 색소레이저에서 시계방향 모드와 반시계 방향 모드 사이에 나타나는 switching 현상을 펌프 매개변수 a, 폄프요동의 세기 Q 및 진동수폭 등을 변화시켜 Monte Carlo 방법으로 수치 계산하여 고찰하였다. 덧셈형 noise만 고려할 때와 이 noise에다 여기요동을 나타내는 곱셈형 색 noise를 포함시켰을 때 FPT분포에 미치는 영향을 조사하였다. 두 경우에 있어서 FTP의 분포는 짧은 시간영역에서는 0에서 상승하여 최대값에 도달하고, 긴 시간영역에서는 지수함수적으로 감소하는 경향은 같았으나 덧셈의 noise만 존재할 때에 비하여 곱셈의 색 noise가 포함될 때는 FPT가 감소하였다. 한편, 평균 FTP는 펌프매개변수 a의 증가와 더불어 증대하였으며 곱셈형 noise의 세기Q 및 진동수폭 $\GAMMA$가 증가할 때는 감소함을 알 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권4호
• /
• pp.188-193
• /
• 2003

This paper describes a novel burst-mode clock and data recovery (CDR) circuit which can be used for 622Mbps burst mode applications. The CDR circuit is basically a phase locked loop (PLL) having two phase detectors (PDs), one for the reference clock and the other for the NRZ data, whose operations are controlled by an external control signal. This CDR was fabricated in a 1-poly 5-metal $0.25{\;}\mu\textrm{m}$ CMOS technology. Jitter generation, burst/continuous mode data receptions were tested. Operational frequency range is 320Mhz~720Mhz and BER is less than 1e-12 for PRBS31 at 622Mhz. For the same data sequence, the extracted clock jitter is less than 8ps rms. Power consumption of 100mW was measured without I/O circuits.

• 전기전자학회논문지
• /
• 제22권1호
• /
• pp.174-179
• /
• 2018

본 논문에서 저전력 PMIC를 위한 고효율 DC-DC 변환기를 설계하였다. IoT 및 웨어러블 기기의 발전에 따라 전력 공급을 위한 고효율 에너지 습득 기술이 중요해지고 있다. 에너지 습득을 통해서 얻을 수 있는 전압은 낮고 넓은 분포의 값을 가지므로 이를 사용하기 위해서 넓은 입력 전압 범위에서 고효율을 얻을 수 있는 설계 기법이 필수적이다. 넓은 입력 전압 범위에서 일정한 스위칭 주파수를 얻기 위해 전원 전압 변화 감지 회로를 이용한 주파수 보상 회로를 설계했으며, 낮은 전력에서 고효율을 얻기 위해 burst-mode 제어 회로를 구성하여 정밀한 스위칭 동작을 제어하였다. 설계한 DC-DC 벅 변환기는 0.95~3.3V의 입력 전압 조건에서 0.9V를 출력하며 부하 전류가 180uA일 때 최대 78%의 효율을 얻을 수 있다.

• 한국통신학회논문지
• /
• 제24권10A호
• /
• pp.1597-1602
• /
• 1999

B-ISDN에 쓰이는 ATM 교환기 스위치 링크 및 망동기용 아날로그 / 디지털 혼합형 주파수 체배 분배 ASIC을 설계하였다. 이 ASIC은 46.94 MHz의 외부 입력 클럭을 이용하여 234.7 MHz의 시스템 클럭 및 77.76 MHz, 19.44 MHz의 가입자 클럭을 발생시키는 역학을 하며, 여러 개의 외부 입력 클럭에 대한 체크 및 선택 기능도 동시에 포함한다. 효율적인 ASIC 구성을 위하여 고속의 클럭 발생을 위한 아날로그 PLL 회로는 전주문 방식을, 외부 입력 클럭 체크 및 선택을 위한 디지털 회로는 표준셀 방식을 사용하여 아날로그 / 디지털 혼합 방식으로 설계하였으며, 0.8 $\mu\textrm{m}$ 디지털 CMOS 공정으로 제작 가능하도록 저항 및 커패시터를 특별한 방법으로 레이아웃 하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2007년도 하계학술대회 논문집
• /
• pp.403-405
• /
• 2007

This paper presents the over-modulation strategy and indirect vector control drive of NPC type PWM inverter. NPC inverter has three level phase voltage output.It can perform in high voltage through assembling switching components. It has less harmonics and surge voltage stress at motor terminals than the 2 level inverter in same switching frequency through 3 level voltage. The conventional railway vehicle has used the vector control to MI=0.907 and the slip-frequency control from MI=0.907 to six-step mode. The slip-frequency control has bad motive power and slow torque control response. But vector control has good motive power and can instant torque control. In this paper, output voltage is controlled linearly from linear region to six-step mode by using over-modulation strategy. And NPC inverter is used.

• 전자공학회논문지SC
• /
• 제44권1호
• /
• pp.85-93
• /
• 2007

본 논문에서는 다수의 병렬 입.출력 환경을 위한 높은 노이즈 마진을 갖고 있는 LVDS I/O 회로를 소개한다. 제안된 LVDS I/O회로는 송신단과 수신단으로 구성되어 있으며 송신단 회로는 차동위상 분할기와 공통모드 피드백(common mode feedback)을 가지고 있는 출력단으로 이루어져 있다. 차동위상 분할기는 SSO(simultaneous switching output) 노이즈에 의해 공급전압이 변하더라도 안정된 듀티 싸이클(duty cycle)과 $180^{\circ}$의 위상차를 가진 두 개의 신호를 생성한다. 공통모드 피로백을 가지고 있는 출력단 회로는 공급전압의 변화에 상관없이 일정한 출력전류를 생성하고 공통모드 전압(common mode voltage)을 ${\pm}$0.1V 이내로 유지한다. LVDS 수신단 회로는 VCDA(very wide common mode input range differential amplifier)구조를 사용하여 넓은 공통 입력전압 범위를 확보하고 SSO 노이즈에 의한 공급 전압의 변화에도 안정된 듀티 싸이클(50% ${\pm}$ 3%)을 유지하여 정확한 데이터 복원이 가능하다. 본 논문에서 제안한 LVDS I/O 회로는 0.18um TSMC 라이브러리를 기본으로 하여 설계 되었으며 H-SPICE를 이용하여 시뮬레이션 하였다.

• 전기의세계
• /
• 제21권3호
• /
• pp.31-40
• /
• 1972

This study intends to investigate the optimal switching modes of a double-capacitive thermal system under different constraints on the state and the control variable, by the application of the Pontryagin's Minimum Principle. Throughout the development, the control effort is assumed to have two modes of state: M or zero and the terminal times being fixed. In the first part of this study, the Principle is discussed under various conditions for this particular problem, with different criterion functions and in the same time imposing a certain constraints; i) on the terminal states, ii) on functions of the terminal states. Depending upon the upper bound value of the control vector, possible driving modes of the states are studied from which particular optimal driving modes are extracted so as to meet the specified constraints and boundary conditions imposed in the problem. Numerical solutions are evaluated for an over0damped, double-capacitive thermal plant and the optimal solutions: the switching mode, the optimal switching time, and the control effort are compared with the analytical results, in the second part of this work, to confirm the development.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1999년도 전력전자학술대회 논문집
• /
• pp.639-642
• /
• 1999

An integrated zero current switching(ZCS) quasi-resonant converter(QRC) for power factor correction and high efficiency with single switch is proposed in this thesis. Boost integrated circuit operating discontinuous conduction mode(DCM) and QRC are used for power factor correction and reducing switching loss, respectively. A prototype converter has been designed and experimented. At rated condition, the THD in the input current waveform of this prototype has approximately 18%. The efficiency is obtained about 70%, the power factor is about 0.985 as well. Therefore, the proposed converter is suitable for a low power level converter with operating switching frequency above several hundred KHz.