• Journal of Korea Society of Industrial Information Systems
• /
• v.22 no.1
• /
• pp.53-59
• /
• 2017

This Paper Proposes a New High-speed Design Methodology for Delay Insensitive Asynchronous Circuits Combining with a Pseudo-NMOS Structure used for High Performance in Synchronous Circuits. Null Convention Logic(NCL) of Conventional Delay-Insensitive Asynchronous Design Methodologies has many Advantages of High Reliability, Low Power Consumption, and Easy Design Reuses not Dependant on Semiconductor Technology. However. the Conventional NCL Gates has a Complicated Stack Structure, so it Suffers from Increased Circuit Delay. Therefore, a New NCL Gates and its Pipeline Structure for High Performance, and the Proposed Methodology has been Designed and Evaluated by a $4{\times}4$ Multiplier Designed using SK-Hynix 0.18 um CMOS Technology. The Experimental Results are Compared with a Conventional NCL in Terms of Power and Delay and shows that the Propagation Delay of the Proposed Multiplier is Reduced by 85% Compared with the Conventional NCL Multiplier.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.22 no.4
• /
• pp.10-16
• /
• 2021

This paper proposes a model that considers the parity-time symmetric structure as a state detection circuit for sensor applications using a stretchable inductor. In particular, to obtain a more practical computer simulation result, the stretchable inductor model was applied to this study model by referring to previously reported experimental results. The resistance component and phase component were controlled through the negative differential resistance circuit used in this study. In addition, the imbalance of the circuit caused by a change in the characteristics of the stretchable inductor could be compensated for using a negative differential resistance circuit. In particular, an analysis of the frequency characteristics of the sensor driving circuit of the parity-time symmetric structure proposed in this study confirmed that the Q-factor could be increased up to 20 times compared to the conventional resonant circuit.

• Journal of the Institute of Electronics Engineers of Korea CI
• /
• v.41 no.3
• /
• pp.55-65
• /
• 2004

When a neural network is used to solve a given problem it is necessary to match the complexity of the network to that of the problem because the complexity of the network significantly affects its learning capability and generalization performance. Thus, it is desirable to have an algorithm that can find appropriate network structures in a self-organizing way. This paper proposes algorithms which automatically organize feed forward multi-layer neural networks with sigmoid hidden neurons for given problems. Using both constructive procedures and pruning procedures, the proposed algorithms try to find the near optimal network, which is compact and shows good generalization performance. The performances of the proposed algorithms are tested on four function regression problems. The results demonstrate that our algorithms successfully generate near-optimal networks in comparison with the previous method and the neural networks of fixed topology.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.254-256
• /
• 2019

본 논문은 파워셀 구조를 기반으로 설계된 양극성 펄스 전원장치에 대하여 소개한다. 파워셀은 풀브릿지 구조를 기반으로 설계되었으며, 833V를 출력하는 각 셀이 직렬로 연결되어 고전압을 생성하는 구조를 갖는다. 모든 파워셀의 방전 스위치를 구동하기 위해서 절연된 전력과 신호의 동시공급이 가능한 게이트 회로 구동방안이 제안되었다. 양극성 펄스 출력을 위한 파워셀의 각 래그의 단락을 방지하기 위한 게이트 회로가 설계되었다. 설계된 양극성 펄스 파워 모듈레이터의 동작을 검증하기 위해 테스트 회로가 구현되었다. 시험회로는 출력전압, 펄스 폭, 반복률 가변 조건에서 테스트 되었으며, 이를 통해 제안하는 양극성 펄스 파워 모듈레이터의 구조 및 게이트 구동회로의 신뢰성이 검증되었다.

• Proceedings of the KIPE Conference
• /
• 2006.06a
• /
• pp.75-77
• /
• 2006

본 논문에서는 PDP 구동 응용을 위한 간단한 구조의 Multi-level 유지 방전 회로를 제안한다. 제안된 회로는 기존의 Multi-level 유지 방전 회로에 비해 적은 수의 스위칭 소자로 구현할 수 있어 간단한 구조를 가진다. 또한, 기존의 Multi-level 회로와 동일한 수준의 소자 전압 및 전류 스트레스를 가지므로, 저가의 고성능의 저전압 소자를 사용할 수 있어 PDP 구동 회로의 원가 저감과 고효율 동작을 이룰 수 있을 것으로 예상한다. 제안된 회로의 동작 원리를 설명하고, 42" HD급 PDP에 실제 적용 실험을 하여 제안된 회로의 우수성을 보인다.

• Proceedings of the KAIS Fall Conference
• /
• 2010.11a
• /
• pp.85-87
• /
• 2010

본 논문에서는 공통 결함접지구조를 이용하여 브랜치 라인 하이브리드 커플러 회로를 소형화하여 설계한 결과를 제시한다. 브랜치 라인 하이브리드 커플러 회로는 가장 널리 쓰이는 전자파회로중 하나이다. 본 논문에서 제안하는 공통 결함접지구조를 이용하여 소형화한 커플러 회로는 크기가 소형화되었음에도 불구하고, 기존 커플러 구조와 유사한 정합, 격리 및 전력분배 특성을 보여준다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.15 no.12 s.91
• /
• pp.1161-1167
• /
• 2004

The conventional PLL(phase locked loop) frequency synthesizer takes a long switching time because of the inherent closed-loop structure. The digital hybrid PLL(DH-PLL) which includes the open-loop structure into the conventional PLL synthesizer has been studied to overcome this demerit. It operates in high speed, but the hardware complexity and power consumption are the serious problem because the DLT(digital look-up table) is usually implemented by the ROM which contains the transfer characteristic of VCO(voltage controlled oscillator). This paper proposes a new DH-PLL using a very simple DLT-replacement digital logic instead of the complex ROM-type DLT. Also, a timing synchronization circuit for the very small over-shoot and shorter settling time is designed for the ultra fast switching speed at every frequency synthesis. The hardware complexity gets decreased to about $28\%,$ as compared with the conventional DH-PLL. The high speed switching characteristic of the frequency synthesis process can be verified by the computer simulation and the circuit implementation.

• 한국방재학회:학술대회논문집
• /
• 2011.02a
• /
• pp.94-94
• /
• 2011

배관 구조물에서는 내부 미세 균열에서부터 국부 좌굴, 볼트 풀림, 피로 균열 등과 같이 다양한 형태의 손상이 복합적으로 발생 가능하다. 이러한 복합 손상은 배관 구조물의 누수, 누유 등의 사고를 야기할 수 있다. 하지만 기존의 단일 스케일 계측 시스템으로부터 복합 손상에 의한 실시간 누수를 진단하기는 매우 어렵다. 본 연구 단계에서는 누수를 야기하는 복합 손상을 효율적으로 진단하기 위하여 선행 연구에서 제안된 압전센서를 이용한 자가 계측 회로 기반의 다중 스케일 계측 시스템을 구조물의 복합 손상 진단에 적용하였다. 자가 계측 회로 기반 다중 스케일 계측 시스템은 크게 두 가지 형태의 신호를 계측한다. 첫 번째 스케일은 임피던스 계측으로부터 특정 주파수 대역폭에 대한 구조 응답을 계측하며, 두 번째 스케일은 유도 초음파 계측으로부터 단일 중심 주파수에 해당하는 구조물의 응답을 계측한다. 복합 손상을 손상 유형별로 분류하기 위하여 E/M 임피던스(Electro-mechanical impedance)및 유도 초음파(Guided wave) 계측으로부터 추출한 특성을 이용하여 2차원 손상지수를 계산하고 이를 지도학습 기반 패턴인식 기법(Supervised learning based pattern recognition) 중 확률론적 신경망 기법(Probabilistic Neural Network, PNN)에 적용한다. 제안된 기법의 적용성 검토를 위하여 파이프 구조물에 인위적으로 다중 손상을 생성시켜 시험을 수행하였다. 본 연구에서 제안된 기법이 실제 배관 구조물에 성공적으로 적용된다면 손상 부재의 거동 및 구조물 성능의 손상에 대한 영향을 효율적으로 진단하고 평가함으로써 배관 구조물의 효과적인 유지관리가 가능할 것으로 예상된다.

• 건축구조
• /
• v.12 no.1
• /
• pp.11-27
• /
• 2005

우리 회의 2005년 정기총회가 대치역(대치사거리)에 위치하고 있는 현대건설(주) 주택문화관 에서 1월 26일(수)에 134명 참석, 68명 위임으로 성대하게 개최되었습니다. 금번 정기 총회에서는 2004년 사업실적에 대한 보고가 있었으며 정관개정, 2005년 예산안 및 사업계획안에 대한 의결도 있었습니다. 그동안 수고해 주신 김종수 감사의 임기만료로 태산구조안전(주)의 오창학 소장이 신임감사로 선출되었습니다. 정기 총회를 개최하기 전에 기술세미나를 통해서 우리회 회원 및 비회원들도 많이 참석하셔서 성황을 이루었습니다.

• Proceedings of the KIPE Conference
• /
• 2016.11a
• /
• pp.119-120
• /
• 2016

본 논문에서는 플라이백 구조의 전력 변환기의 역률 개선을 위한 삼상 구조의 회로를 제안하였다. 펄스 형태로 에너지를 방전하는 시스템의 전원 장치를 플라이백 구조로 채택하는 경우 인덕터와 커패시터에 의해 역률이 크게 저하된다. 이를 개선하기 위하여 3상의 스위칭 회로를 제안하고 시뮬레이션을 통하여 기존 단상회로와 비교하여 역률이 0.62에서 0.95로 개선됨을 확인하였다.