• 전기의세계
• /
• 제14권2호
• /
• pp.39-47
• /
• 1965

본 고에서는 과거 수년간 필자가 서울대학교 공과대학 전기공학과 4학년학생들에게 실시한 network topology에 관한 강의 내용을 다소 보충한 것으로, 독자들의 편의를 위하여 우선 위상기하학의 기초개념을 간단히 설명하고 network topology에서 취급할 제 정의와 이의 회로적인 뜻을 설명한 수, network topology에 대한 기초적인 개념과 이론에 대하여 앞으로 약 4회로 나누어 기술할려고 한다.

• 한국정보처리학회논문지
• /
• 제7권8호
• /
• pp.2528-2535
• /
• 2000

테크놀로지 매핑은 VLSI 설계자동화(CAD) 시스템의 한 단계로서, 설계된 회로를 논리적 단계에서 물리적 단계로 매핑해 준다. 테크놀로지 매핑은 효율성은 매핑된 회로의 자연시간과 회로의 면적에 의해서 평가되어진다. 특히 순차회로에서는 레지스터 사이의 조합회로의 최대지연시간에 의해서 전체회로이 지연시간이 결정된다. 본 논문에서는 순차회로에 대한, 건설적인(constructive) 단계와 반복적인(iterative)단계의 리타이밍 기술과 퍼지 논리에 의해 향상된 FPGA 매핑 알고리즘을 소개한다. 주어진 초기회로는 건설적인 방법에 의하여 FPGA회로로 초기매칭 되어진 후 반복적인 리타이밍에 의하여 매핑회로의 효율을 높이게된다. 초기회로에 주어진 여러 가지 기준들을 결정 함수(Decision Marking Function)에 대한 퍼지 이론 규칙의 계층적인 구조로 구성된다. 제안된 매퍼는 MCNC 밴치마커의 실험을 통해 지연시간과 면적에서 기존 매핑시스템의 성능을 능가함을 보여준다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권4호
• /
• pp.204-212
• /
• 2001

본 논문에서는 조합논리회로의 테스트 컴팩션을 위한 두 가지 효율적인 알고리즘을 제안한다. 제안된 알고리즘들은 각각 동적인 컴팩션 기법과 정적인 컴팩션 기법을 사용하고 있으며, 실험을 위해 기존의 ATPG시스템인 ATALANTA에 통합 구현하였다. ISCAS85와 ISCAS89(완전스캔 버전) 벤치마크 회로에 대한 실험에서 본 시스템은 기존에 발표된 다른 컴팩션 알고리즘에 비하여 보다 작은 테스트 집합을 보다 빠르게 생성하였으며, 실험 결과를 통하여 제안된 알고리즘들의 유효성을 입증할 수가 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.192-193
• /
• 2013

본 논문에서는 단일 전력변환 준-공진 플라이백 컨버터를 제안한다. 제안된 컨버터는 기존의 플라이백 컨버터로 구성되며 별도의 역률 개선 회로를 사용하지 않고 새로운 제어 알고리즘을 이용하여 고역률을 구현한다. 또한 준-공진을 이용하여 소프트 스위칭을 함으로써 스위칭 손실을 최소화한다. 제안된 회로의 동작원리와 제어 알고리즘을 설명하고, 최종적으로 90W급 전원회로의 시작품을 제작하여 실험을 통해 제안하는 회로의 이론적 해석을 검증한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.153-154
• /
• 2015

본 논문에서는 보조 스너버 회로가 없는 고효율의 1단 부스트-플라이백 역률개선 컨버터를 제안한다. 제안된 컨버터는 높은 역률을 위한 부스트 역률개선 셀과 전기적 절연을 위한 플라이백 DC-DC 모듈로 구성된다. 입력전력의 일부분은 출력단으로 직접 전달되기 때문에 효율이 증가한다. 그리고 누설인덕터의 에너지가 DC링크 캐패시터에 흡수되기 때문에 별도의 스너버 회로가 필요하지 않다. 제안된 컨버터는 이론적 해석과 100[W]하드웨어 시작품을 제작하여 검증하였다.

• 대한전자공학회논문지
• /
• 제22권1호
• /
• pp.28-33
• /
• 1985

비가구 회로망에 대한 회로망 함수의 공자를 구하기 위한 변형된 방향성 지선각를 이수한다. 이를 이용하므로 위상수학적으로 Mason공식의 부소건에 관계없이 조직적으로 회로망 함수의 양자를 구 할 수 있다. 또한 각 결점에 대한 부선원를 칠함으로서 대부분의 소법항을 미리 기계적으로 제거할 수 있으며 그 만큼 간편하게 빨리 구할 수 있다. 또한 본 이론에 의한 회로망 함수를 구하는 방법은 과정전체를 통해서 주어진 회로망의 위상수학적 성질에 변화를 주지 아니한다.

• 한국정보통신학회논문지
• /
• 제15권4호
• /
• pp.891-896
• /
• 2011

이 논문에서는 전류 컨베이어 회로를 이용하여 입력 전압의 차에 비례하는 주파수 신호를 생성하는 회로를 설계하였다. 설계된 회로는 HSPICE를 이용하여 회로의 동작을 분석하였으며, 입력 전압 차는 수V에서 수mV 단위까지 변화시키면서 출력 주파수를 시뮬레이션하였다. 회로의 시뮬레이션 결과 이론적인 계산값과 비교하였을 때 에러는 -1.9%에서 +1.8% 이내였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.890-891
• /
• 2008

본 논문에서는 37인치 LCD TV의 패널 전원 공급용 회로로 사용되는 120W급 LLC 공진형 컨버터의 정상 상태 해석을 하였다. 특히, 종래와 달리 TV의 소비 전력 절감을 위해 넓은 범위로 동작하는 램프의 PWM Dimming 기능 동작시의 넓은 동작 영역에서의 공진형 컨버터의 정상 상태 해석을 하였다. TV SET의 동작 중 발생할 수 있는 공진형 컨버터 회로의 전단 회로인 Power Factor Correction 회로의 전압 변동과 또한 넓은 범위로 동작하는 램프의 PWM Dimming 기능 동작시의 부하 변동을 고려하여 LLC 공진형 컨버터의 정상 상태 해석을 하였다. 넓은 범위의 입출력 조건에서도 안정적으로 동작하는 컨버터 회로에 대한 이론적 분석과 실험을 통해 적용된 회로의 신뢰성과 우수성을 확인할 수 있었다.

• 한국정보통신학회논문지
• /
• 제2권4호
• /
• pp.611-617
• /
• 1998

본 논문에서는 전송선로를 가진 Chua 회로에서의 카오스 동기화 방법 및 암호화 통신 방법에 대하여 연구하였다 두 개의 동일한 Chua 회로에 전송 선로를 두어 전송로를 구성한 후 송신부와 전송선로 사이는 구동-결합 동기 이론을, 전송선로와 수신부 사이는 결합 동기 이론을 적용한 동기화 방법을 제시하였으며, 이동기화된 회로에 암호 통신방법을 적용하여 송신부에서 가산기에 의한 정보 신호와 카오스 신호를 합성하고 수신부에서 정보 신호와 카오스 신호를 분리하는 복조 방법을 제시하였으며, 선로 중간에서 정보 신호를 도청한 것과 수신부에서 복원된 신호를 비교하여 암호화 통신의 성능을 검증하였다.

• 한국정보처리학회논문지
• /
• 제3권5호
• /
• pp.1130-1137
• /
• 1996

신경 회로에는 반드시 어떤 의미의 피이드백이 존재한다. 신경 회로의 기본 적인 정보처리 능력을 연구하는 측면에서는 피이드백이 없는 계층형 회로의 동작 특성 및 제 성질에 대한 논의의 중요성에 의문의 여지는 없으나, 여기서는 다이내믹한 시스템 으로서의 신경회로망 모델의 본질에 보다 직접적으로 다가갈 목적으로 지연 시냅스를 가진 귀환형 신경 회로를 대상으로 그 다이나믹스를 이론적으로 해석한 결과를 기술 한다. 본 논문에서 제안한 신경회로망 모델의 상기 다이나믹스를 설명하기 위하여 통계적 해석법을 도입하였으며, 이러한 이론 해석의 결과를 컴퓨터 시뮬레이션과 비교하여 그 타당성을 입증하였다.