• 제목/요약/키워드: 회로구조

검색결과 2,059건 처리시간 0.034초

저전력 테스트를 고려한 효율적인 테스트 데이터 압축 방법 (An Efficient Test Data Compression/Decompression for Low Power Testing)

  • 전성훈;임정빈;김근배;안진호;강성호
    • 대한전자공학회논문지SD
    • /
    • 제42권2호
    • /
    • pp.73-82
    • /
    • 2005
  • 스캔 테스트를 위한 테스트 데이터의 양과 파워 소모는 SoC 테스트에서의 최근의 직면한 가장 큰 문제들이다. 따라서 본 논문에서는 저전력 테스트를 고려한 새로운 테스트 데이터 압축 방법을 제안한다. 제안하는 압축 방법은 테스트 데이터 압축을 위해 압축율, 전력 소모 감소율과 하드웨어 오버헤드를 고려하여 최대 효율을 가지도록 하는데 기초하고 있다. 압축율과 전력 감소율을 높이기 위해서 본 논문에서는 IR (Input Reduction) 기법과 MSCIR (Modified Statistical Code using Input Reduction) 압축 코드을 사용하며, 뿐만아니라 이를 위한 사전 작업인 새로운 스캔 플립플롭 순서 재조합 기법 및 테스트 패턴 순서 재조합 방법을 제안한다. 기존의 연구와는 달리 CSR 구조를 사용하지 않고 원래의 테스트 데이터 $T_D$를 사용하여 압축하는 방법을 사용한다. 이렇게 함으로써 제안하는 압축 방법은 기존의 연구에 비해 훨씬 높은 압축율을 가지며 낮은 하드웨어 오버헤드의 디컴프레션 구조와 적은 전력 소모를 가진다. ISCAS '89 벤치 회로에 대찬 기존의 연구와의 비교로서 그 결과를 알 수 있다.

높은 SFDR을 갖는 2.5 V 10b 120 MSample/s CMOS 파이프라인 A/D 변환기 (A 2.5 V 10b 120 MSample/s CMOS Pipelined ADC with High SFDR)

  • 박종범;유상민;양희석;지용;이승훈
    • 전자공학회논문지SC
    • /
    • 제39권4호
    • /
    • pp.16-24
    • /
    • 2002
  • 본 논문에서는 높은 해상도와 고속 신호 샘플링을 위해 병합 캐패시터 스위칭(merged-capacitor switching:MCS) 기법을 적용한 10b 120 MSample/s CMOS 파이프라인 A/D 변환기(analog-to- digital converter:ADC) 회로를 제안한다. 제안하는 ADC의 전체 구조는 응용되는 시스템의 속도, 해상도 및 면적 등의 사양을 고려하여 다단 파이프라인 구조를 사용하였고, MDAC(multiplying digital-to- analog converter)의 캐패시터 수를 50 %로 줄임으로써 해상도와 동작 속도를 동시에 크게 향상시킬 수 있는 MCS 기법을 적용하였다. 제안하는 ADC는 0.25 um double-poly five-metal n-well CMOS 공정을 이용하여 설계 및 제작되었고, 시제품 ADC의 DNL(differential nonlinearity)과 INL(integral nonlinearity)은 각각 ${\pm}$0.40 LSB, ${\pm}$0.48 LSB 수준을 보여준다. 100 MHz와 120 MHz 샘플링 주파수에서 각각 58 dB와 53 dB의 SNDR(signal-to-noise-and-distortion ratio)을 얻을 수 있었고, 100 MHz 샘플링 주파수에서 입력 주파수가 나이퀴스트(Nyquist) 입력인 50 MHz까지 증가하는 동안 54 dB 이상의 SNDR과 68 dB 이상의 SFDR(spurious-free dynamic range)을 유지하였다. 입출력단의 패드를 제외한 칩 면적은 3.6 $mm^2$(= 1.8 mm ${\times}$ 2.0 mm)이며, 최대 동작 주파수인 120 MHz 클럭에서 측정된 전력 소모는 208 mW이다.

간결한 위상 변위 회로를 갖는 소형 광대역 위상 배열 안테나 (Small Broadband Phased Array Antenna with Compact Phase-Shift Circuits)

  • 한상민;권구형;김영식
    • 한국전자파학회논문지
    • /
    • 제14권10호
    • /
    • pp.1071-1078
    • /
    • 2003
  • 본 논문에서는 IMT-2000 소형 기지국 시스템 응용을 위한 광대역 특성을 갖는 위상 배열 안테나 시스템의 평판형, 소형 구조를 설계 및 구현하였다. 저비용, 단순 설계의 빔 형성망을 구성하기 위해 두 가지 방법이 제안되었다. 첫번째로 연속적으로 위상을 조정할 수 있는 새로운 소형 광대역 위상 천이기를 병렬 결합선로를 이용하여 설계하였으며, 둘째로는 위상 배열 안테나에서 기준 위상을 갖는 위상 천이기를 대체할 수 있는 등가적인 위상 지연기를 제안하였다. 또한 광대역 시스템 구현을 위해 광대역 위상 천이기와 함께 광대역 특성을 갖는 와이드 슬랏 안테나를 단위 안테나로 설계하였다. 따라서 설계된 위상 배열 안테나 시스템은 낮은 복잡도와 적은 공정 비용에도 불구하고 소형, 광대역, 그리고 넓은 빔 틸팅 각도를 갖도록 설계되었다. 제작된 3${\times}$l 선형 위상 배열 안테나 시스템은 와이드 슬랏 안테나의 접지면으로 충분한 1.6 λ${\times}$ l.6 λ의 소형 구조로 구현되었으며, 실험 결과 IMT-2000 대역 내에서 15 dB 이하의 S$_{11}$을 보였고, E평면 방사 패턴에서 -29$^{\circ}$에서 +30$^{\circ}$의 빔 스캔 각도를 나타내었다.다.

다중 언폴딩 기법을 이용한 SHA-1 해쉬 알고리즘 고속 구현 (Implementation of High-Throughput SHA-1 Hash Algorithm using Multiple Unfolding Technique)

  • 이은희;이제훈;장영조;조경록
    • 대한전자공학회논문지SD
    • /
    • 제47권4호
    • /
    • pp.41-49
    • /
    • 2010
  • 본 논문은 다중 언폴딩 기법을 이용한 고속 SHA-1 해쉬 알고리즘 구현 방법을 제시하였다. 제안된 SHA-1 해쉬 구조는 알고리즘의 반복적인 단계 연산을 언폴딩한 후 연산의 순서를 재 배열하고, 임계경로에 포함된 연산의 일부를 이전 단계에서 선행연산하여 임계경로의 길이를 줄였다. 제안된 SHA-1 해쉬 구조는 최대 118 MHz의 동작주파수에서 5.9 Gbps 처리량을 나타낸다. 이는 기존의 SHA-1 보다 전송량이 26% 증가하였고, 회로 크기가 32% 감소하는 결과를 얻었다. 또한 이 논문에서는 여러 개의 SHA-1 모듈을 시스템 레벨에서 병렬로 연결하여 여러 개의 SHA-1을 다중 처리하여 고속화를 할 수 있는 모델을 제안했다. 이 모델은 하나의 SHA-1을 사용하는 것보다 빠르게 데이터를 처리할 수 있고 입력되는 데이터의 최소한의 지연으로 처리 가능하다. 제안된 모델은 입력되는 데이터가 지연 없이 처리 되도록 하기 위해 필요로 하는 SHA-1의 FPGA 수를 구할 수도 있다. 고속화된 SHA-1은 압축된 메시지에 유용하게 사용될 수 있고 모바일 통신이나 인터넷 서비스 등의 강한 보안에 널리 이용가능하다.

인쇄회로기판 진동이 커넥터에 미치는 영향 (Vibration Test for PCB/Connector Assembly)

  • 허남일;김성철;송규섭
    • 한국소음진동공학회:학술대회논문집
    • /
    • 한국소음진동공학회 1995년도 추계학술대회논문집; 한국종합전시장, 24 Nov. 1995
    • /
    • pp.160-164
    • /
    • 1995
  • 정보통신 시스템의 고속/고밀도화 요구에 따라 개발되고 있는 ATM(Asynchronous Transfer Mode) 교환기 시스템은 팬을 이용한 강제대류냉각 방식의 채택과 시스템이 설치되는 장소에 따른 여러 환경조건에 의한 진동 문제가 발생될 수 있다. 시스템의 진동으로 인한 피해중 커넥터 접촉부에서 전기적 특성의 변화는 고속으로 전송되는 신호의 왜곡을 유발시킬 수 있어 시스템 개발시 이에 대한 충분한 연구 및 시험이 요구되고 있다. 진동환경에서 커넥터 접촉부는 접촉면의 상대운동으로 인한 접촉저항의 증가와 순간적인 신호전달 중단을 가져오게 되며, 특히 PCB/Connector Assembly에서 커넥터 접촉부는 PCB(Printed Circuit Board)의 장착 조건 및 동적 거동에 따라 전기적 특성이 변할 수 있다. 시스템에서 커넥터의 동적 거동을 이해하기 위해서는 PCB를 포함하는 시스템내 여러 요소의 동적 특성 이해와 복잡한 해석과정이 요구되며, 시스템 개발자는 진동 환경에서 이것의 시험 결과에 따라 커넥터의 사용을 결정해야 할 것이다. 커넥터의 전기적 특성 시험법은 IEC, EIA드 여러 국제 규격에 제시되어 있으며, 본 연구의 대상이 된 ATM교환기 시스템에서 PCB/Connector Assembly의 진동환경에서 접촉저항 측정과 관련된 접촉저항 임계치 및 측정법은 IEEE 규격 및 Bellcore 규격에 규정되어 있다. Bellcore에는 주어진 진동시험주기 전후에 IEC 규격의 LLCR(Low Level Contact Resistance) 측정회로를 이용한 측정법이 규정되어 있고, 냉각팬 및 주위 환경진동이 가해지는 동안의 영향에 대한 시험법은 규정되어 있지 않다. 본 연구에서는 한국통신의 전자장비 운용환경시험 조건의 진동에서 ATM 교환기 시스템에 사용되는 PCB/Connector Assembly 커넥터 접촉부의 접촉저항 변화와 PCB 진동에 의한 영향을 시험하였다.proach)등이 제시되었고 평면파 영역에 한하여 해서되어져 왔다. 본 논문에서는 분할 접근 방법(Segmentation Approach)을 이용하여 다공 요소로 이루어진 소음기를 해석하는데 적용하였다.로 성능 및 안정도에 영향을 미치므로 주의 깊게 선정해야 한다. 방법의 실질적인 적용에는 어려움이 있다. 본 연구에서는 기존의 방법들의 단점을 극복할 수 있는 새로운 회귀적 모우드 변수 규명 방법을 개발하였다. 이는 Fassois와 Lee가 ARMAX모델의 계수를 효율적으로 추정하기 위하여 개발한 뱉치방법인 Suboptimum Maximum Likelihood 방법[5]를 기초로 하여 개발하였다. 개발된 방법의 장점은 응답 신호에 유색잡음이 존재하여도 모우드 변수들을 항상 정확하게 구할 수 있으며, 또한 알고리즘의 안정성이 보장된 것이다.. 여기서는 실험실 수준의 평 판모델을 제작하고 실제 현장에서 이루어질 수 있는 진동제어 구조물에 대 한 동적실험 및 FRS를 수행하는 과정과 동일하게 따름으로써 실제 발생할 수 있는 오차나 error를 실험실내의 차원에서 파악하여 진동원을 있는 구조 물에 대한 진동제어기술을 보유하고자 한다. 이용한 해마의 부피측정은 해마경화증 환자의 진단에 있어 육안적인 MR 진단이 어려운 제한된 경우에만 실제적 도움을 줄 수 있는 보조적인 방법으로 생각된다.ofile whereas relaxivity at high field is not affected by τS. On the other hand, the change in τV does not affect low field profile but strongly in fluences on both inflection fie이 and the maximum relaxivity value. The results shows a fluences on both inflection field and the maximum relaxivity v

  • PDF

7T 악관절 MRI를 위한 4 채널 스파이럴 RF 코일의 성능개선 (Improvement of a 4-Channel Spiral-Loop RF Coil Array for TMJ MR Imaging at 7T)

  • 김경남;김영보;조장희
    • Investigative Magnetic Resonance Imaging
    • /
    • 제16권2호
    • /
    • pp.103-114
    • /
    • 2012
  • 목적: 7T 악관절 자기공명상의 개선을 위해 제안된 4 채널 스파이럴 코일과 그를 구동시키기 위한 회로는 자기장의 분포, 송신 전용필드, 신호 대 잡음 비, 그리고 악관절 영상에 대하여 일반적인 단일 루프 형태의 코일과 비교되었다. 대상과 방법: 단일 채널 그리고 4 채널 스파이럴 코일은 단일 루프 형태의 코일에 대해 전자기장 시뮬레이션으로 자기장의 분포 및 송신 전용 필드에 대해서 비교 되었고, 7T에서 이를 평가하고자 송신전용 필드와 더불어 자기장의 분포 역시 비교 평가되었다. 결과: 전자기장 시뮬레이션의 결과와 7T 자기공명영상에서 4 채널 스파이럴 코일은 기존에 사용되는 일반적인 구조인 단일 루프 코일에 비해 상대적으로 우수한 자기장의 분포 및 송신 전용 필드를 보였다. 결론: 7T에서는 코일의 구조에 비해 상대적으로 영상화되는 물질의 특성에 더욱더 의존적이나, 각각의 코일은 다른 필드 분포를 나타냄으로써 최적화된 코일은 악관절 영상과 같은 특정 용도로 사용될 수 있음을 확인하였다.

E급 증폭기의 바이어스 조정을 통한 LF-대역 무선 전력 전송시스템의 수신 전력 안정화 (Received Power Regulation of LF-Band Wireless Power Transfer System Using Bias Control of Class E Amplifier)

  • 손용호;한상규;장병준
    • 한국전자파학회논문지
    • /
    • 제24권9호
    • /
    • pp.883-891
    • /
    • 2013
  • 스마트폰 무선 충전 시나리오에서는 송신 패드에 비해 수신 패드의 크기가 작으므로 수신 패드의 위치에 상관없이 일정한 전력을 부하에 공급하는 것이 중요하다. 본 논문에서는 송신 패드와 수신 패드의 크기가 각각 $16cm{\times}18cm$$6cm{\times}8cm$의 직사각형 구조를 갖는 경우, 무선 전력 전송 송신부에 위치한 E급 증폭기의 Drain 바이어스 전압만을 조정하여 수신 패드의 위치에 상관없이 일정한 전력이 부하에 공급되는 방식을 제안하였다. 설계된 LF-대역 무선 전력 시스템의 구성은 PWM IC인 TL494로 제어되는 Buck converter 구조의 전원 회로, 저가의 IRF510 power MOSFET을 이용한 E급 증폭기, 송신 패드 및 수신 패드, 그리고 Schottky 다이오드를 이용한 풀 브릿지 정류기로 구성된다. 제작된 무선 전력 전송 시스템은 바이어스 조정을 하지 않는 경우 240 kHz에서 최대 4 W 출력과 67 % 이상의 시스템 효율을 가지며, 바이어스 조정을 하는 경우에는 수신 패드의 위치에 상관없이 수신 전력을 2 W로 일정하게 유지할 수 있다.

0.35㎛ CMOS 공정에서 벌크 입력을 사용한 저전압 저전력 OTAs (Low voltage Low power OTAs using bulk driven in 0.35㎛ CMOS Process)

  • 강성기;정민균;한대덕;양민재;윤은정;유종근
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2015년도 추계학술대회
    • /
    • pp.451-454
    • /
    • 2015
  • 본 논문에서는 저전압, 저전력 회로에 적합하고, $0.35{\mu}m$ 공정을 이용한 3가지의 OTA를 제시한다. 첫 번째는 1V의 공급전압과 $1.774{\mu}W$의 소비전력을 사용하며 모든 트랜지스터들이 strong inversion 영역에서 동작한다. Bulk 입력으로 인해 줄어든 gm을 보상하기 위해서 Gm-enhancement 기법을 사용하였고, 저전압으로 동작하는 Wide swing current mirror, Class-A output을 적용하였다. 두 번째는 0.8V의 공급전압과 52nW의 소비전력을 사용하여 112dB의 높은 이득을 가지는 2-stage OTA이다. Current mirror는 두 개의 MOS의 Gate를 묶는 Composite Transistor 구조를 사용하여 마치 Cascode와 같은 효과를 주어 출력저항을 높여주었다. 세 번째는 0.6V의 공급전압과 160nW의 소비전력을 사용하여 77dB의 이득을 가지는 2-stage OTA이다. 두 번째 증폭 단에 추가적인 바이어스전압이 필요하지 않으면서 증폭할 수 있도록 Common Gate 구조로 구현하여 Level Shift 기능을 사용하였다.

  • PDF

텔레비전 유휴 주파수 대역을 지원하는 저잡음 및 고선형 특성의 RF 수신기 설계 (TV White Space Low-noise and High-Linear RF Front-end Receiver)

  • 김창완
    • 한국정보통신학회논문지
    • /
    • 제22권1호
    • /
    • pp.91-99
    • /
    • 2018
  • 본 논문에서는 텔레비전 유휴 주파수 대역(470 MHz ~ 698 MHz)에서 적용 가능한 우수한 수신감도와 높은 선형 특성을 동시에 확보할 수 있는 RF 수신기 구조와 회로 구조를 제안하였다. 제안하는 RF 수신기는 $0.13-{\mu}m$ CMOS 공정으로 설계되었으며, 저잡음 증폭기, 고주파 대역 통과 필터, 고주파 증폭기, 수동 하향 주파수 변환기, 그리고 기저 대역 통과 필터로 구성되어 있다. 높은 수신감도를 얻기 위해 저잡음 증폭기와 고주파 증폭기를 적용하였으며, 인접 채널에 위치하는 인터피어러를 고주파 대역에서 필터링하기 위해 MOS 스위치와 커패시터를 이용한 고주파 대역 통과 필터와 수동 하향 주파수 변환기를 동시에 사용하였다. 제안된 4차 저역통과 필터는 공통-게이트 증폭기에 기존의 바이쿼드 셀을 적용하여 -24dB/oct 필터링 특성을 얻었다. 모의 실험결과로부터 설계된 RF 수신기는 56 dB의 전압이득, 2 dB 이하의 잡음 지수, -2.3 dBm의 IIP3 (out-of-channel) 성능을 제공하며, 1.5 V 전원으로부터 37 mA를 소모 한다.

버니어 지연단을 이용한 26ps, 8비트 게이티드 링 오실레이터 시간-디지털 변환기의 설계 (Design of a 26ps, 8bit Gated-Ring Oscillator Time-to-Digital Converter using Vernier Delay Line)

  • 진현배;박형민;김태호;강진구
    • 대한전자공학회논문지SD
    • /
    • 제48권2호
    • /
    • pp.7-13
    • /
    • 2011
  • 본 논문에서는 디지털 위상고정루프(All-digital PLL)를 구성하는 핵심 블록인 시간-디지털 변환기(Time-to-Digital Converter)를 제안하고 구현하였다. 본 연구에서는 게이티드 링 오실레이터 시간-디지털 변환기(GRO-TDC)의 기본 구조에 버니어 지연단(VDL)을 이용하여 다중 위상을 얻음으로써 보다 높은 해상도를 얻을 수 있는 구조를 제안하였다. 게이티드 링 오실레이터(GRO)는 총 7개의 지연셀을 사용하였고, 버니어 지연단(VDL) 3단을 이용하여 총 21개의 다중 위상을 사용하여 시간-디지털 변환기(TDC)를 설계하였다. 제안한 회로는 $0.13{\mu}m$ 1P-6M CMOS 공정을 사용하여 설계 및 구현하였다. 측정결과, 제안한 시간-디지털 변환기(TDC)의 최대 입력 주파수는 100MHz이고, 해상도는 26ps로 측정되었으며, 출력은 8-비트이며, 검출이 가능한 최대 위상 차이는 5ns의 위상 차이까지 검출이 가능하였다. 전력 소비는 측정된 Enable 신호의 크기에 따라 최소 8.4mW에서 최대 12.7mW로 측정되었다.