• 디지털융복합연구
• /
• 제10권10호
• /
• pp.325-332
• /
• 2012

RFID 시스템은 무선 구간의 통신 취약성으로 공격자의 공격 목표가 되며 도청, 정보노출, 트래픽분석, 스푸핑 등 보안상 다양한 문제점을 가지고 있다. 따라서 많은 연구자에 의해 여러 가지 방식의 프로토콜이 제안되고 있으나 구현부분이 까다로워 정리증명이나 검증의 수준에서 제안되고 있는 실정이다. 따라서 본 논문에서는 공개키, 세션키, 해시, XOR 및 난수 개념을 사용하여 각각 태그와 리더구간, 리더와 서버 구간에 안전한 RFID 보안 프로토콜을 제안한다. 보안상 가장 취약한 리더와 태그 구간에 타임스탬프와 해시를 적용하여 시간차가 있는 공격신호에 대하여 공격을 탐지하며, 마지막 세션에서도 태그 정보를 노출시키지 않기 위해 해시 연산 후 통신하고 있다. 끝으로 본 논문의 학문적 기여도는 실제 시스템에서 사용가능한 프로토콜을 설계하고 차별화된 Casper 정형검증기법을 도입하여 제안프로토콜의 보안성을 검증하는데 있다.

• 한국정보통신학회논문지
• /
• 제22권1호
• /
• pp.109-116
• /
• 2018

전자서명, 인증 코드, 키 생성 알고리듬 등의 보안 프로토콜에 사용되는 SHA-256 해시 함수를 면적 효율적으로 설계하였다. 설계된 SHA-256 해시 프로세서는 입력 메시지에 대한 패딩 및 파싱 기능을 수행하는 패더 블록을 포함하여 프리프로세싱을 위한 소프트웨어 없이 동작하도록 구현하였다. 라운드 연산을 16-비트 데이터 패스로 구현하여 64 라운드 연산이 128 클록 주기에 처리되도록 하였으며, 이를 통해 저면적 구현과 함께 성능 대비 하드웨어 복잡도 (area per throughput; APT)를 최적화 하였다. 설계된 SHA-256 해시 프로세서는 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였으며, 최대 116 MHz 클록 주파수로 동작하여 337 Mbps의 성능을 갖는 것으로 평가되었다. ASIC 구현을 위해 $0.18-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과, 13,251 GE로 구현되었으며, 최대 동작주파수는 200 MHz로 예측되었다.

• 한국정보과학회논문지:데이타베이스
• /
• 제36권2호
• /
• pp.84-98
• /
• 2009

라우터의 포워팅 성능을 향상시키기 위해 많은 IP 주소 검색 알고리즘들이 연구되어 오고 있다. 기존에 제안된 블룸 필터를 이용한 IP 주소 검색 구조는 프리픽스 길이별로 블룸 필터 및 해시 테이블을 따로 가지고 있어 구현이 복잡하며, 프리픽스 길이 별 해시 테이블의 개수를 줄이기 위하여 프리적스의 복사가 불가피한 단점을 지닌다. 멀티 다중 해시 테이블을 이용한 병렬 해싱 구조는 프리픽스의 길이별로 해시 테이블을 구성하고, 다중 해싱 함수를 사용하여 모든 프리픽스 길이에 대하여 병렬 검색하는 구조로서 검색 성능이 뛰어나나 병렬 검색 구조이므로 구현이 또한 복잡하다. 본 논문에서는 단일 블룸 필터에 다양한 길이의 프리픽스를 모두 저장하는 통합 블룸 필터와 단일 테이블에 모든 길이의 프리픽스를 모두 저장하는 통합 다중-해시 테이블을 사용하여 구현이 간단하면서도 검색성능이 뛰어난 새로운 IP 주소 검색 구조를 제안한다. 실제 백본 라우터에서 쓰이는 데이타를 이용하여 시뮬레이션을 수행한 결과 $15000{\sim}220000$개의 엔트리를 갖는 라우팅 테이블에 대하여 평균 1.04-1.17번의 메모리 접근으로 IP 주소검색이 가능함을 보였다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제7권7호
• /
• pp.925-934
• /
• 2017

다차원 색인 구조 중 대표적인 것은 R-tree에 기초한 색인으로써 공간 정보 등에 있어 강력한 성능을 보인다. 하지만 R-tree의 경우 차원의 수가 증가하거나 이용자 선호에 따라 부분 차원만을 이용하는 경우, 색인을 생성하는 시간이 크게 증가하고 생성된 색인의 효율성이 감소하는 문제를 갖고 있다. 따라서 지속적으로 차원이 증가하고 있는 최근의 다차원 데이터에는 해당 방법들은 적합하지 않다. 본 논문에서는 이런 문제를 해결하기 위해 해시 색인에 기반한 새로운 다차원 색인 구조인 다차원 해시 색인을 제안한다. 다차원 해시 색인은 해시 함수를 통해 데이터들을 유클리드 공간의 버킷들로 분류하여 색인을 생성하고 이후 탐색이 요청되었을 때 이용자 선호도에 따라 선택된 부분 차원의 공간을 탐색할 수 있는 해시 탐색 트리를 생성하여 효과적인 탐색을 수행한다. 실험 결과, 해당 기법은 R-tree와 비교하여 색인 생성에 있어 매우 큰 성능의 향상과 함께 탐색에서도 유사한 탐색 성능을 보이는 것을 확인할 수 있었다.

• 융합보안논문지
• /
• 제24권1호
• /
• pp.51-57
• /
• 2024

최근 산업제어시스템은 정보기술과 운영기술을 융합하는 Industrial IoT의 도입과 함께 진화를 계속하고 있지만, 과거에는 경험하지 못한 다양한 사이버 공격 역시 증가하고 있다. 제어센터에서 전송되는 다양한 명령어 메시지를 통해 시스템을 구성하는 필드 디바이스들에 대한 모니터링 및 운영 제어가 행해지기에 명령어 메시지에 대한 무결성과 더불어 제어센터에 대한 인증은 필수 요구사항이 되고 있다. 기존의 대칭키 기반의 메시지인증코드 방식 또는 공개키 기반의 서명 방식은 제어센터 그리고 자원 제약적 필드 디바이스의 비대칭성에 따른 적용상의 제약들이 존재한다. 특히, 대칭키 방식에서는 필드 디바이스에 설치된 대칭키가 공격자에게 노출되면 시스템 전반적인 보안 문제점이 발생한다. 본 논문에서는 명령어 메시지를 구성하는 구성 필드들이 취할 수 있는 데이터 값들이 제한적(낮은 엔트로피)이라는 점에 착안하여 암호해시함수로 구축된 이중 해시체인을 통한 메시지 인증기법을 제안한다. 한 쌍의 이중 해시체인은 오직 한 개의 명령어 메시지에 적용되기에 다중 사용을 위한 Merkle 트리에 기반을 둔 확장 기법 역시 제안한다. 메시지 인증을 위해 암호해시함수 이외의 암호 프리미티브는 사용이 안되기에 계산 복잡도는 매우 낮게 유지될 수 있음을 성능평가를 통해 확인한다.

• 컴퓨터교육학회논문지
• /
• 제14권1호
• /
• pp.175-185
• /
• 2011

최근 들어 RFID 시스템은 바코드를 대체하여 유통 물류, 제조 산업 등 산업전반에 활용되기 시작하였다. 하지만 리더와 태그 간의 통신이 무선구간으로 보안상 취약한 부분이 있어 이 분야의 인증 프로토콜에 대한 연구가 활발히 진행 중이다. 따라서 본 논문에서는 기존 제안된 프로토콜들의 취약성을 보안하여 데이터베이스의 마이크로타임을 전송하는 방식으로, 태그를 인증하기위해 RFID 시스템에서 요구되는 보안 사항을 만족시키며 난수 발생 등 연산량을 최소화 시킬 수 있는 인증프로토콜을 제안한다. 아울러 제안하는 상호 인증 방식은 재전송 공격, 스푸핑 공격, 트래픽 분석, 도청 공격 등에 대해 안전하여 RFID 시스템에 적용 시 태그의 제작비 절감 및 보안성이 우수한 장점이 있다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.886-895
• /
• 2018

본 논문에서는 NIST에서 발표한 Secure Hash Algorithm(SHA) 표준의 최신 버전인 SHA-3 해시 함수의 하드웨어 구현과 함께 보안 SoC 응용을 위한 ARM Cortex-M0 인터페이스 구현에 대해 기술한다. 최적화된 설계를 위해 5 가지 하드웨어 구조에 대해 하드웨어 복잡도와 성능의 교환조건을 분석하였으며, 분석 결과를 토대로 라운드 블록의 데이터패스를 1600-비트로 결정하였다. 또한, 라운드 블록과 64-비트 인터페이스를 갖는 패더를 하드웨어로 구현하였다. SHA-3 해시 프로세서, Cortex-M0 그리고 AHB 인터페이스를 집적하는 SoC 프로토타입을 Cyclone-V FPGA 디바이스에 구현하여 하드웨어/소프트웨어 통합 검증을 수행하였다. SHA-3 프로세서는 Virtex-5 FPGA에서 1,672 슬라이스를 사용하였으며, 최대 289 Mhz의 클록 주파수로 동작하여 5.04 Gbps의 처리율을 갖는 것으로 예측되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2021년도 춘계학술대회
• /
• pp.63-65
• /
• 2021

보안 SoC (system-on-chip)를 이용한 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; EC-DSA)의 H/W-S/W 통합 구현에 대해 기술한다. 보안 SoC는 Cortex-A53 APU를 CPU로 사용하며, 하드웨어 IP로 설계된 고성능 타원곡선 암호 (high-performance ellipitc curve cryptography; HP-ECC) 코어와 SHA3 (secure hash algorithm 3) 해시 함수 코어가 AXI4-Lite 버스 프로토콜로 연결된다. 고성능 ECC 코어는 12가지의 타원곡선을 지원하며, SHA3 코어는 4가지의 해시 함수를 지원한다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 EC-DSA에 의해 생성된 서명의 유효성을 검증하였다.

• 디지털융복합연구
• /
• 제10권3호
• /
• pp.155-160
• /
• 2012

본 논문에서는 RFID 시스템에서 무선으로 데이터를 주고받는 태그와 리더간의 통신보안을 해결하기 위하여 다양한 공격에 안전한 해시와 AES 기반의 인증프로토콜을 제안한다. 제안한 인증프로토콜은 기존의 해시기반 프로토콜의 취약점으로 대두 되어온 매 세션마다 동일한 식별 값에 대한 동일한 은닉 값이 생성되는 문제가 있었다. 이 때문에 태그의 식별정보를 완전히 감추기 위해 다수의 복잡한 연산을 해야 했지만 이런 연산을 줄이기 위해 AES 프로토콜을 이용하여 재전송 공격, 스푸핑 공격, 트래픽 분석, 도청공격 등에 대한 보안성을 강화하고 태그와 리더간 상호인증이 가능하도록 구성한 효과적인 방법을 제안한다.

• 정보보호학회논문지
• /
• 제27권4호
• /
• pp.981-987
• /
• 2017

클라우드 컴퓨팅의 대중화로 개인 및 기업의 로컬 저장소에서 관리되던 데이터가 클라우드 스토리지 등 제 3의 공간에 아웃소싱 되면서 유지, 관리 비용의 절감 효과를 얻을 수 있게 됨과 동시에, 다수의 원격저장 서비스 제공자는 공간 자원의 효율화를 위하여 아웃소싱된 데이터의 중복제거 기법을 도입하고 있다. 동일 데이터의 중복성 판단에 해시 트리가 사용되는 경우에는 검증 데이터의 크기 및 트리의 일부 정보에 대한 부채널이 존재하게 되는데, 이로부터 특정 데이터에 대한 정보 수집 및 검증의 우회 가능성이 증가하게 된다. 이러한 부채널로 인한 검증의 유효성 문제를 개선하기 위하여, 본 논문에서는 멀티 셋 해시함수를 이용한 동일성 검증 기법을 제시한다.