• 한국전자파학회논문지
• /
• 제19권5호
• /
• pp.556-561
• /
• 2008

시간 지연이나 위상 지연과 같은 레이다 기법을 기반으로 하는 마이크로파 reflectometry를 비균질 매질의 밀도 특성을 조사하기 위한 비파괴 검사 장치로 응용하기 위한 시스템 특성을 연구하였다. 특히 마이크로파 reflectometry를 플라즈마 연구 분야에 응용하기 시작한 것은 비교적 최근의 일로서 그 활용도가 점차 증가하고 있는데, 마이크로파 reflectometry로 비균질 매질을 조사하기 위해서는 대상에 따른 시스템의 하드웨어 구성이 최적화되어야 하며, 시스템에서의 신호 응답 특성이 이해되어야만 전체적인 시스템 해법을 제공하는 것이 된다. 마이크로파 reflectometry를 이용하여 진단하는 대상인 플라즈마의 특성에 따른 시스템의 구성을 설명하고, 파동수 및 밀도 섭동에 관한 시스템의 특성을 실험적으로 조사하기 위한 장치를 설명하였다. 마이크로파 reflectometry의 신호는 대부분의 전자기파 에너지가 반사되는 지역에서 기인하는 cutoff 신호와 교란 신호와의 상호 작용으로 발생하는 산란 신호로 구성된다. 이 논문에서는 마이크로파 reflectometry의 산란 신호 특성을 실험적 방법으로 조사한 결과를 제시하며, 1차원 파동방정식을 이용한 수치 해석적 결과와 비교 분석하였고, cutoff 신호 특성과도 비교하였다.

• 한국정보통신학회논문지
• /
• 제9권4호
• /
• pp.798-803
• /
• 2005

본 논문은 IEEE 802.11i 무선 랜 보안을 위한 AES(Advanced Encryption Standard) 기반 CCMP Core의 설계에 대해서 기술한다. 설계된 CCMP 코어는 데이터 기밀성을 위한 counter 모드와 사용자 인증 및 데이터 무결성 검증을 위한 CBC(Cipher Block Chaining) 모드가 두개의 AES 암호 코어로 병렬 처리되도록 함으로써 전체 성능의 최적화를 이루었다. AES 암호 코어의 하드웨어 복잡도에 가장 큰 영향을 미치는 S-box를 composite field 연산방식을 적용하여 설계함으로써 기존의 LUT(Lookup Table)로 구현하는 방식에 비해 게이트 수가 약 $20\%$ 감소되도록 하였다. 0.25-um CMOS cell 라이브러리로 합성한 결과 13,360개의 게이트로 구현되었으며, 54-MHz의 클럭으로 안전하게 동작하여 168 Mbps의 성능이 예상된다. 설계된 CCMP코어는 Altera Excalibur SoC 칩에 구현하여 동작을 검증하였다.

• 한국정보통신학회논문지
• /
• 제9권6호
• /
• pp.1211-1217
• /
• 2005

Embedded system은 소수의 System-On-Chip (SOC)으로 대부분의 기능이 구현되어지는 추세이며, 이러한 SOC의 구조는 대체로 RISC 기반의 내장 마이크로프로세서를 중심으로 발전해 왔다. 하지만 RISC 기반의 ARM, MIPS등의 범용 프로세서들은 점차 그 필요성이 커지고 있는 네트워크 기능과 멀티미디어 처리 기능 등에 대해서는 많은 고려 없이 설계된 프로세서들이다. 소규모 사업자 및 개인 사용자를 위한 네트워크 기기의 경우는 가격대비 성능이 우수한 제품이 시장을 차지하는데 유리하므로, 지금까지 대부분의 경우에서 전용 하드웨어를 사용하지 않고, PHY와 MAC layer 일부의 기본적인 기능을 제외한 나머지 네트워크 기능을 모두 상기한 내장 마이크로프로세서로 처리하고 있다. VDSL, FTTH과 같이 고속 인터넷을 가능하게 하는 기술이 발전함에 따라, 기존의 범용 프로세서에 기반을 둔 네트워크 기기는 빠른 속도로 그 성능의 한계에 다다르고 있다. 이는 단순히 프로세서의 동작 속도를 높이는 것으로 해결할 수 있는 문제가 아닌 것으로 보이며, 네트워크 프로토콜의 처리에 최적화 되어 있지 않은 범용 프로세서의 사용에 근본적인 문제점이 있다고 하겠다. 본 연구를 통하여 네트워크 기능 수행에 효율적인 네트워크 프로세서를 설계하고 이를 Home gateway용 SOC에 내장하고 성능을 측정하여 그 상용화 가능성을 타진한다.

• 한국정보통신학회논문지
• /
• 제19권8호
• /
• pp.1780-1784
• /
• 2015

현재의 IP 라우팅은 Layer 3 라우팅 정보를 이용하여 Forwarding시 Destination Address만을 참조하며 Destination-Based Routing Lookup은 모든 Hop에서 필요하다. 따라서 모든 라우터는 Full Internet 라우팅 정보, 약 12만 여개의 라우트 정보를 필요로 할 수 있으며 라우터는 이러한 폭주에 따라 트래픽 부하를 분산 할 수 있는 환경 구성이 필요하다. 본 연구에서는 인터넷 기존망의 고유 특징인 Best Effect 환경에서 대용량 멀티미디어 데이터 전송의 QoS 보장과 하드웨어적 고속 스위칭을 위해 Labeling을 이용하여 packet을 forwarding하는 환경 구성이 필요하다. 데이터 전송을 고성능화하기 위해서 라벨링망의 여러 단계의 정책보다는 프로세스 등 자원 효율화와 단순화 정책이 효과적인지 연구를 통해 알아보며 그 방안으로 일명 lock-up 라벨링망 Header Format으로 고정시켜 단순화된 정책으로 보다 QoS에 효과적인 정책을 적용하는 방법을 고찰한다.

• 전력전자학회논문지
• /
• 제15권5호
• /
• pp.369-375
• /
• 2010

본 논문은 전기자동차 (Electric Vehicles, EVs) 및 플러그인 하이브리드 자동차 (Plug-In Hybrid Electric Vehicles, PHEVs)용 리튬 이온 (Li-Ion) 배터리 충전을 위한 3.3 kW급 차량 탑재형 (On-Board) 충전기 하드웨어의 설계 및 제작에 대하여 기술한다. 차량 실장 특성을 고려하여 부하직렬공진형 dc-dc 컨버터를 적용하고, 80-130kHz의 고주파 스위칭 및 ZVS (Zero-Voltage Switching) 기법을 통해 수동소자의 크기를 최적화하여 5.84L, 5.8kg의 저부피, 경량을 달성한다. 전자부하를 대상으로 정전류 (Constant Current, CC) 및 정전압 (Constant Voltage, CV) 제어를 수행하여 92.5%의 고효율 획득 및 성능을 검증한다.

• 대한공간정보학회지
• /
• 제15권1호통권39호
• /
• pp.61-66
• /
• 2007

본 연구의 최종목적은 유비쿼터스 기술을 기반으로 도시의 각종 시설물들을 관리할 수 있는 종합관리시스템을 구축하는데 있다. 도시시설물을 대상으로 하여 관리대상별 항목, 유형, 코드 등의 데이터 포맷을 정의하고, 논리모델 수립 및 데이터 모델링 과정을 거쳐 도시시설물의 데이터베이스를 설계하였다. 설계된 데이터베이스를 각 도시시설물들의 RFID Tag에 입력하고, RFID Reader와 PDA를 이용하여 도시시설물의 기본속성 정보 및 관리정보를 효율적으로 관리할 수 있는 시스템을 개발하였다. 구축된 유비쿼터스 기반의 도시시설물 종합관리시스템을 현장에 적용한 결과 대상 시설물의 정보를 확인 할 수 있었으며, 수정입력이 가능하였다. 또한 RFID Tag와 GPS의 특성을 고려하여 주위환경 및 시스템 성능을 최적화시킬 수 있는 하드웨어 조합에 대한 연구가 수행되어야 함을 알 수 있었다.

• 한국지리정보학회지
• /
• 제16권1호
• /
• pp.36-46
• /
• 2013

세계 최초의 정지궤도 해양관측 위성인 천리안 위성의 해색 센서인 Geostationary Ocean Color Imager (GOCI)는 2011년 4월부터 원시 자료를 생산하고 있다. 본 연구에서는 GOCI 원시 자료로부터 보다 자연색에 가까운 컬러합성영상 제작을 위한 방법론과 자료처리용 소프트웨어인 GOCI RGB Maker를 개발하였다. GOCI 원시자료는 대기보정과 재투영 기법을 이용하여 최종적으로 컬러합성영상을 제작할 수 있도록 최적화된 알고리듬을 구현하였다. 이 알고리즘이 적용된 소프트웨어는 다양한 하드웨어 환경에서도 선택적으로 관심영역과 출력창의 크기를 입력받아 처리할 수 있도록 제작되어 교육적 효과를 높였다. GOCI RGB Maker는 공개용 소프트웨어로서, GOCI 자료에 대한 이해와 활용을 증대시킬 수 있을 것이다. 또한, 정지궤도 관측 영상은 관측 영역의 환경특성 변화를 감시하는데 훌륭한 역할을 할 수 있을 것으로 기대된다.

• 인터넷정보학회논문지
• /
• 제21권5호
• /
• pp.149-157
• /
• 2020

최근 인공지능에 대한 관심이 높아짐에 따라 인공지능 프로세서를 하드웨어로 구현하는 연구가 활발히 진행되고 있다. 하지만 인공지능 프로세서는 기존에 기능 검증을 위한 프로세서 시뮬레이션 외에 애플리케이션 단계에서 인공지능 프로세서가 해당 애플리케이션에 적합한지에 대한 성능 검증이 추가로 필요하다. 본 논문에서는 인공지능 프로세서를 활용한 애플리케이션 성능 검증과 프로세서의 한계점을 탐색할 수 있는 내장형 인공지능 프로세서를 위한 성능 분석기를 제안한다. 본 논문은 내장형 인공지능 프로세서를 위한 성능 분석기를 구현하기 위하여 기존에 구현된 인공지능 프로세서의 구조를 분석하고 이를 기반으로 인공지능 프로세서를 모사하는 내장형 인공지능 프로세서를 위한 성능 분석기를 구현한다. 내장형 인공지능 프로세서를 위한 성능 분석기를 활용해 이미지 인식, 음성 인식 애플리케이션에서 인공지능 프로세서의 성능 분석 및 한계점을 탐색하고, 제한된 메모리 크기 안에서 인공지능 프로세서의 구조를 최적화한다.

• 한국통신학회논문지
• /
• 제31권6C호
• /
• pp.637-644
• /
• 2006

본 논문에서는 MPEG 오디오 부호화 과정 중 서브밴드 필터뱅크를 구현하기 위해 사용되는 DCT(Discrete Cosine Transform) 과정에 대해 구현 시스템의 구조에 따른 DCT 알고리즘의 구현 결과와 성능 차이를 분석한다. 고속 DCT 알고리즘은 코사인 계수의 내적을 통해 구하는 직접 구현 방법보다 연산량이 현저하게 적은 것으로 알려져 있지만, 피연산자의 어드레스가 불규칙적이고 출력 데이터를 재정렬하는 과정이 필요하기 때문에 규칙성이 결여되며, 재정렬만을 위한 추가적인 연산이 필요한 경우도 있다. 따라서 DSP와 같이 반복적인 연산을 고속으로 수행하기 위해 최적화된 구조의 하드웨어에서는 알고리즘의 규칙성이 높은 직접 구현 방법에 비해 고속 알고리즘이 불리한 측면이 있으며, 더욱이 유효 자리수를 제한하는 경우, 직접 구현 방법에 비해 더 많은 프로세싱 단계를 거쳐야 하므로 누적 오차가 커진다. 본 논문에서는 알고리즘의 규칙성과 각 프로세서의 연산 방법간의 관계와 유효 자리수에 따른 누적 오차를 분석하고 프로세서의 구조에 따른 고속 알고리즘의 선택 기준을 제시하였다.

• 한국컴퓨터정보학회논문지
• /
• 제15권2호
• /
• pp.9-18
• /
• 2010

모바일 임베디드 시스템에서는 성능이 우수하면서도 작은 칩 크기와 저 전력의 동작 조건이 요구된다. CORDIC 연산기는 초월 함수들을 효율적으로 계산하는 알고리즘으로, 특유의 하드웨어 간결성으로 인하여 모바일 임베디드 시스템에 매우 적합한 연산기이다. 하지만 CORDIC 알고리즘은 내부 연산의 반복 횟수에 따라 성능이 저하되는 문제점이 있다. CORDIC 연산기를 분석하면 가산기의 영향이 매우 크다는 것을 알 수 있다. 가산기의 알고리즘 종류에 따라 필요 이상의 성능 증가로 인하여 회로 면적과 소비 전력이 증가하면서 성능이 낭비되는 문제점을 해결하기 위하여 연산 시간, 회로 면적, 소비 전력에 대한 보다 심층적인 절충 관계 분석이 필요하다. 본 논문에서는 가산기에 따른 자원 낭비를 최소화하는 방법으로 혼합 가산기를 이용한 CORDIC 연산기를 제안하고, 혼합 가산기를 사용하면 요구 조건에 보다 최적화된 CORDIC 연산기를 설계할 수 있음을 실험 결과를 이용하여 보였다.