• 한국통신학회논문지
• /
• 제26권8B호
• /
• pp.1092-1099
• /
• 2001

본 논문에서는 무선 통신 시스템의 중간주파수 처리 단을 디지털로 신호 처리하는 DDC(Digital Down Converter)의 저전력 아키텍처를 제안한다. FIR 필터의 계산량을 줄이기 위해서 개발된 Interpolated FIR 필터가 DDC의 데시메이션 필터로 널리 사용되고 있다. 본 논문은 이와 같은 Interpolated FIR 필터의 개념이 IIR 필터에도 적용될 수 있음을 보이고, 전력 소모와 구현 면적이 기존의 Interpolated FIR 구조보다 더욱 감소된 Interpolated IIR 필터 구조를 제안하였다. CDMA IS-95 DDC 사양의 데시메이션 필터를 FIR 구조, Interpolated FIR 구조, IIR 구조, Interpolated IIR 구조로 구현하여 이 4가지 구조들의 전력소모와 구현 면적을 비교하였으며 제안된 Interpolated IIR 구조가 기존의 Interpolated FIR 구조에 비하여 15.2%의 소모전력 감소와 35.3%의 구현면적의 감소를 달성할 수 있음을 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.255-258
• /
• 2000

본 논문에서는 효율적인 면적의 저전력 FIR 필터를 제안한다. 제안된 필터는 6 비트 8 탭의 구조를 갖는PRML(Partial-Response Maximum Likelihood) 디스크드라이브 read channel용 FIR 필터이다 제안된 구조는 병렬연산 구조를 채택하고 있으며 네 단의 파이프라인 구조를 가지고 있다. 곱셈을 위하여 부스 알고리즘이 사용되며 압축기를 이용하여 덧셈을 수행한다. 저전력을 위해 CMOS 패스 트랜지스터를 사용하였으며 면적을 줄이기 위해 single-rail 로직을 사용하였다 제안된 구조를 0.65㎛ CMOS 공정을 이용하여 설계하였으며1.88 × 1.38㎟의 면적을 차지하였고 HSPICE 시뮬레이션 결과 3.3V의 공급전압에서 100㎒로 동작시 120㎽의 전력을 소모한다. 제안된 구조는 기존의 구조들에 비해 약 11%의 전력이 감소했으며 약 33%의 면적이 감소하였다.

• 대한전자공학회논문지SD
• /
• 제37권11호
• /
• pp.85-95
• /
• 2000

FIR 디지털 필터는 DSP에서 사용되는 중요한 회로 중에 하나이며, 보다 효율적인 연산을 위한 여러 가지 구조가 제안되었다. 본 논문에서는 필터 연산을 고속으로 수행하면서도 면적을 줄일 수 있는 필터 구조를 제안한다. Transposed 구조를 적용하여, 고속의 연산이 가능토록 하는 기본 구조를 사용하였다. 여기에, 이중 경로 레지스터 라인이라는 두 개의 연산 패스가 존재하여 다양한 종류의 필터 연산이 가능하며, 이 필터를 연속적으로 이어 사용할 수 있는 cascade 구조도 지원한다. Truncated Booth 곱셈기라는 면적 절약형 곱셈기를 사용하여 회로 크기를 줄일 수 있었다. 이중 경로 레지스터 라인과 truncated 곱셈기를 사용하여 주어진 조건에 최적화된 필터를 설계할 경우에 회로의 크기가 더 줄어 들수 있음을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 D
• /
• pp.2338-2340
• /
• 2004

탐지레이다 또는 TWS 레이다의 측정 정밀도는 추적 필터 설계에서 quantization 문제로써 고려해야 한다. 본 논문에서는 측정 정밀도가 추적필터에서 quantization 문제로 변환됨을 보이고 오차면적과 추정성능을 비교한다. 또한 오차면적을 줄이는 방안과 quantization이 존재하면 측정잡음과 관계한 공정잡음의 power spectral density를 선정함을 보인다.

• 대한전자공학회논문지SD
• /
• 제45권8호
• /
• pp.32-36
• /
• 2008

곱셈기를 사용하지 않는 FIR필터는 Common Subexpression 알고리즘을 이용하여 덧셈만으로 필터를 구현한다. 따라서 곱셈기를 이용한 필터 보다 적은 면적으로 필터를 구현할 수 있다. 그런데 덧셈에서 발생하는 캐리 리플로 인하여 필터 연산시간이 길어지는 단점이 있다. 본 논문에서는 CSE방식의 FIR 필터에서 부분 항을 더할 때 최종 덧셈이 수행되는 곳까지 더해지는 부분 항을 2줄로 유지하여 덧셈의 캐리 리플을 피하여 필터의 부분 항 덧셈 시간을 단축 시켰다. 제안한 알고리즘을 증명하기 위해 논문에서 주어진 예제를 이용하여 FIR 필터의 부분 항 덧셈 회로를 설계하여 하이닉스 0.18라이브러리로 합성한 결과 기존 파이프라인을 사용한 설계 방법 보다 면적, 속도에서 53.2%, 57.9%의 이득 있음을 알 수 있다.

• 한국전자통신학회논문지
• /
• 제8권11호
• /
• pp.1641-1646
• /
• 2013

기저대역 채널선택 필터는 외부의 잡음이나 공정상의 변화에 따라 각각의 통신 채널을 선택하기 위해 인가되는 제어 전압이 변동될 수 있다. 본 논문에서는 제어 전압을 일정하게 유지시키기 위해, 전류의 흐름을 감지하여 채널선택 필터의 차단주파수가 자동으로 조정되어 필터 동작이 원활하게 유지되면서 최소 면적을 갖는 전류 비교 방식 전압 안정화 회로를 설계하였다.

• 한국대기환경학회:학술대회논문집
• /
• 한국대기환경학회 2002년도 추계학술대회 논문집
• /
• pp.419-420
• /
• 2002

원통형 카트리지 집진 필터는 동일한 크기의 일반 백필터에 비해 2-4배 정도의 여과면적을 확보할 수 있기 때문에 동일한 처리유량에 대해서 탈진주기를 2배 이상으로 증가시킬 수 있다. 또한 여과속도를 일반 백필터와 같게 할 경우, 적용되는 필터의 수를 줄일 수 있어 집진 장치가 차지하는 공간을 절약할 수 있다는 장점을 갖고 있다. 이러한 원통형 카트리지 집진 필터의 맡은 장점에도 불구하고 카트리지 집진 필터의 집진 특성에 관한 연구는 매우 저조하며, 대부분 필터 제조업체의 경험에 의해 산업체에 적용되고 있다. (중략)

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.97-102
• /
• 2007

본 논문은 부분 재구성 설계방법을 이용하여 Xilinx Virtex4 FPGA로 구현된 재구성형 FIR 필터의 구조를 제시한다. 설계한 재구성형 FIR 필터는 저 전력 소비, 자율적 채택, 재구성 능력 등 모든 목적에 부합하는 재구성 가능한 디지털 신호처리 구조이며, 다양한 주파수 응답에 적용 할 수 있는 FIR 필터이다. 구현된 재구성형 FIR 필터는 재구성 모듈의 추가 또는 제거를 통한 설계의 유연성과 면적 효율성을 보장하며, 다양한 차수의 필터연산 수행이 가능하다. 제안된 부분 재구성형 FIR 필터는 기존 FIR 필터의 설계방법과 비교하여, 면적 효율성, 설계의 유연성 및 구성 시간의 향상을 보인다.

• 한국항행학회논문지
• /
• 제25권5호
• /
• pp.363-369
• /
• 2021

본 논문에서는 텔레메트리 시스템을 위한 가변 컷 오프 주파수 및 가변 샘플레이트 특성을 지니는 저면적 다채널 디지털 필터구조를 제안한다. 제안하는 디지털 필터는 임의의 컷 비율에 대해 필터 뱅크의 추가적인 설계 없이 컷 오프 주파수와 샘플레이트를 가변적으로 사용할 수 있는 필터 뱅크를 구현함으로써 하드웨어 면적을 줄일 수 있었다. 또한, 멀티플렉서 (MUX; Multiplexer) 컨트롤을 통해 통과하는 필터의 개수에 따라 샘플레이트를 가변적으로 선택할 수 있는 구조를 제안한다. 제안하는 디지털 필터는 Quartus의 FIR (finite impulse response) IP (intellectual property)의 TDM (time division multiplexing)을 이용함으로써, TDM을 사용하지 않았을 때보다 면적이 큰 DSP (digital signal processing) 블록을 80개에서 1개로 줄일 수 있었다. Kaiser 창 함수를 이용하여 Matlab을 통해 필터의 차수와 계수를 계산하였으며, VHDL (very high speed integrated circuits hardware description language)을 통해 하드웨어로 구현하였다. 텔레메트리 시스템에 적용 후, 실험 결과를 통해 제안하는 디지털 필터가 정상적으로 동작하고 있음을 확인하였다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2006년도 춘계학술대회
• /
• pp.265-268
• /
• 2006

본 논문에서는 레티넥스(Retinex) 이론을 이용한 영상개선 알고리즘을 분석하고, 이를 최적화하기 위한 알고리즘을 제안하였다. 기존의 알고리즘이 가진 큰 단점인 수행속도를 보완하기 위해 그리고 작아진 필터 크기 때문에 충분한 면적의 조명정보를 분석하지 못하는 단점을 보완하기 위해 우리의 알고리즘에는 주변함수의 필터크기를 원래의 알고리즘과 비교하여 보다 작은 크기로 조절함으로써, 연산속도를 대폭 감소시킬 수 있었고 4번째 채널로 흑백영상을 선택하므로 써 충분한 면적의 조명정보를 분석하지 못하는 단점을 보완하였다.