• Journal of the Korea Society of Computer and Information
• /
• v.15 no.11
• /
• pp.1-9
• /
• 2010

As the process technology scales down, an interconnection has became a major performance constraint for multi-core processors. Recently, in order to mitigate the performance bottleneck of the interconnection for multi-core processors, a 3D integration technique has drawn quite attention. The 3D integrated multi-core processor has advantage for reducing global wire length, resulting in a performance improvement. However, it causes serious thermal problems due to increased power density. For this reason, to design efficient 3D multi-core processors, thermal-aware design techniques should be considered. In this paper, we analyze the temperature on the 3D multi-core processors in function unit level through various experiments. We also present temperature characteristics by varying application features, cooling characteristics, and frequency levels on 3D multi-core processors. According to our experimental results, following two rules should be obeyed for thermal-aware 3D processor design. First, to optimize the thermal profile of cores, the core with higher cooling efficiency should be clocked at a higher frequency. Second, to lower the temperature of cores, a workload with higher thermal impact should be assigned to the core with higher cooling efficiency.

• Annual Conference of KIPS
• /
• 2010.04a
• /
• pp.22-25
• /
• 2010

재구성형 프로세서는 파워를 적게 사용하면서도 높은 성능을 낼 수 있는 프로세서이다. 재구성형 프로세서는 하드웨어에 최대한 많은 계산 자원을 넣으면서도 구조를 최대한 간단하게 하여 저전력 소모와 고성능을 동시에 추구하였다. 하지만 구조를 최대한 간단히 하는 과정에서 프로그램의 수행을 관리하는 많은 하드웨어 로직이 빠지게 되었는데, 이 부분은 컴파일러에서 코드를 생성할 때 스케쥴링과 수행 순서까지 정해지도록 소프트웨어적 관점에서 처리하기로 하였다. 이를 사용하기 위해 컴파일러는 입력된 프로그램을 분석하고 재구성형 프로세서에서 수행될 수 있는 형태로 코드를 각 계산자원에 매핑하는 작업을 수행해 주어야 한다. 재구성형 프로세서의 레지스터는 이 매핑 과정에서 데이터의 전달을 위해서 주로 사용되게 된다. 이 논문에서는 다양한 멀티미디어 응용 프로그램을 사용하여 멀티미디어 환경에서 재구성형 프로세서가 사용될 때 레지스터 개수가 성능에 미치는 영향을 제시한다.

• Electric Engineers Magazine
• /
• v.207 no.11
• /
• pp.43-50
• /
• 1999

통신시설은 과거 음성 위주의 서비스를 제공하였으나 현대에서는 데이터, 영상, 멀티미디어 등 다양한 형태의 정보를 제공할 수 있는 광대역 통신기술로 발달되어 대용량화 및 광역화로 정보통신 네트워크에 무 순단 전원을 공급하는 전력 공급원으로써 신뢰성 향상을 위하여 전원시설의 운용관리를 종합적으로 집중관리 할 수 있는 체계적인 지원관리시스템이 필요하게 되었으며 주요기능 중의 하나인 제어기능은 마이크로프로세서를 이용한 원격제어와 자동제어를 수행하는 전원집중 관리 시스템의 제어구조를 제시하고 방식에 대한 성능개선과 구축방안에 대하여 살펴보고자 한다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.34 no.8
• /
• pp.367-376
• /
• 2007

In this paper, we introduce an application-specific and adaptive power management technique for portable systems that support dynamic voltage scaling (DVS). We exploit both the idle time of multitasking systems running soft real-time tasks as well as memory- or CPU-bound code regions. Detailed power and execution time profiles guide an adaptive power manager (APM) that is linked to the operating system. A post-pass optimizer marks candidate regions for DVS by inserting calls to the APM. At runtime, the APM monitors the CPU's performance counters to dynamically determine the affinity of the each marked region. for each region, the APM computes the optimal voltage and frequency setting in terms of energy consumption and switches the CPU to that setting during the execution of the region. Idle time is exploited by monitoring system idle time and switching to the energy-wise most economical setting without prolonging execution. We show that our method is most effective for periodic workloads such as video or audio decoding. We have implemented our method in a multitasking operating system (Microsoft Windows CE) running on an Intel XScale-processor. We achieved up to 9% of total system power savings over the standard power management policy that puts the CPU in a low Power mode during idle periods.

• Electric Engineers Magazine
• /
• v.220 no.12
• /
• pp.49-56
• /
• 2000

최근 정보, 통신, 제어기술의 발달에 따라 정보통신기기, 정밀제어기기, 사무자동화기기, 전산기기, 자동생산라인 등에 마이크로프로세서 및 전력용 반도체 소자의 대거 도입, 고효율 속도제어용 모터와 역률 보상용 콘덴서의 사용, 그리고 경제발전과 산업활성화 등으로 인한 고정밀 단일 대형부하의 증가, 도시화로 인한 대규모 공장용 수용가 등이 증대되고 있는 실정이다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.26 no.9
• /
• pp.1405-1411
• /
• 2022

Power management is still an important issue in embedded environments as hardware advances like high-performance processors. Power management methods such as DVFS control CPU frequencies in an adaptive manner for efficient power management in polling-based I/O programs such as network communication. This paper presents the problems of the existing power management method and proposes a new power management method. Through this, it is possible to reduce electric consumption by increasing the polling cycle in situations where the frequency of data reception is low, and on the contrary, in situations where data reception is frequent, it can operate at the maximum frequency without performance degradation. After implementing this as a code layer on the embedded board and observing it through Atmel's Power Debugger, the proposed method showed a performance improvement of up to 30% in energy consumption compared to the existing power management method.

• Journal of KIISE:Computer Systems and Theory
• /
• v.37 no.1
• /
• pp.43-54
• /
• 2010

The existing timeout based cache leakage management techniques reduce the leakage energy consumption of the cache significantly by switching off the power supply to the inactive cache line. Since these techniques were mainly proposed for single-processor systems, their efficiency is reduced significantly in multiprocessor systems with a shared L2 cache because of the cache interferences among simultaneously executing tasks. In this paper, we propose a novel cache partition strategy which partitions the shared L2 cache considering the inactive cycles of the cache line. Furthermore, we propose the adaptive task-aware timeout management technique which considers the characteristics of each task and adapts the timeout dynamically. Experimental results from the simulation show that the proposed technique reduces the leakage energy consumption of the shared L2 cache by 73% for the 2-way CMP and 56% for the 4-way CMP on average compared to the existing representative leakage management technique, respectively.

• Electronics and Telecommunications Trends
• /
• v.29 no.4
• /
• pp.49-58
• /
• 2014

마이크로프로세서 기술의 발전으로 멀티코어 저전력 x86 및 ARM CPU 기반의 마이크로서버가 출현하였다. 초기 마이크로서버는 기존 서버보다 작은 크기에 단순 집적도를 높인 구조에서 내 외부 스위치와 스토리지, 관리, 내부 연결망까지 기존의 랙 시스템을 대체 할 마이크로서버가 시장에 출시되고 있다. 특히 마이크로서버 시장에 ARM 프로세서의 가세로 x86 프로세서와 치열한 경쟁이 예상되고 있다. 본고를 통하여 마이크로서버의 특징과 시장, 제품 등에 관해서 살펴보도록 한다.

• The Journal of the Korea Contents Association
• /
• v.12 no.5
• /
• pp.22-31
• /
• 2012

A Smartphone is an intelligent device combined mobile phone and pc's support functions, and can perform multiple functions to satisfy the demands of users. It has excellent processing power and communication modules(DMB, Wi-Fi, Bluetooth, NFC etc) to carry out the demands of users. But continuous using of battery power on processor and equipped modules causes acceleration of battery consumption. This means that effective power management in devices like smartphone is important. Therefore, the management of power consumption on system execution and communication module is a serious issue in this field of study. In this paper, we would like to propose a communication module selection algorithm based on energy consumption parameter of each communication module and data transfer time. Our scheme automatically select appropriate communication system to reduce high energy consumption on bluetooth sleep mode so that this scheme is more efficient and effective thus improving user convenience in longer usage time. Experimental results showed the 20% energy saving.

• Annual Conference of KIPS
• /
• 2012.11a
• /
• pp.40-41
• /
• 2012

친환경 에너지가 이슈가 되면서 버려지는 에너지를 유용하게 사용하는 에너지 수확기술에 대한 연구가 진행되고 있다. 특히 밀도가 낮은 에너지를 수집하여 저장하는 장치에 대한 연구가 활발하다. 하지만 대부분의 전원관리 회로가 수동적인 회로로 이루어져 있어 여러 상황에 대처하기에는 부족함이 있다. 본 논문은 저전력 마이크로프로세서를 이용하여 계속적으로 배터리 대용의 대용량 캐패시터의 전압을 점검, 관리하는 시스템을 제안하고자 한다. 이를 통하여 변화하는 환경에 맞추어 캐패시터의 전압 수준을 효과적으로 제어할 수 있을 것으로 예상한다.