• Journal of the Korea Society of Computer and Information
• /
• v.25 no.6
• /
• pp.17-23
• /
• 2020

In this paper, collecting real-time data frames that occur during RS232 communication between an HMI and PLC of automation equipment by sniffing real-time information data frames through MCU without modification of the HMI or PLC, a method is proposed that allows users to collect data without being dependent on the modification of PLC and HMI systems. The user collects necessary information from the sniffing data through the parsing operation, and the original communication interface is maintained by transmitting the corresponding sniffing frame to the destination. The MCU's UART communication interface circuit is physically designed according to the RS232 communication standard, and this additionally improves efficiency more so than an interrupt-based system by using the DMA device inside the MCU. In addition, the data frame IO operation is performed by logically separating the work of the DMA interrupt service routine from the work of the main thread using the circular queue. Through this method, the user receives the sniffing data frame between the HMI and PLC in RS232 format, and the frame transfer between PLC and HMI arrives normally at the original destination. By sniffing the data frame without further modification of the PLC and HMI, it can be confirmed that it arrives at the user system normally.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.39 no.2
• /
• pp.7-13
• /
• 2002

When a USB digital camera is used for PC video-conference applications, motion picture data need to be transferred to the PC through the USB port. Due to the mismatch between the data rates of the USB and the motion picture, data compression should be performed before the transmission from the USB. While many motion picture compression algorithms require large intermediate memory space, the JPEG algorithm does not need to store an entire frame for the compression. Instead, a relatively small buffer is required at the input of the JPEG compression engine to resolve the inconsistency between the orders of the inputted data and the consumed data. Data reordering can be easily implemented using a double buffering scheme, which still requires a considerable size of memory. In this paper, a novel memory management scheme is proposed to avoid the double buffering. The proposed memory architecture requires a small amount of memory and a simple address generation scheme, resulting in overall cost reduction.

• KIISE Transactions on Computing Practices
• /
• v.23 no.7
• /
• pp.417-423
• /
• 2017

Recently, many embedded devices that have the computing capability required for deep learning have become available; hence, many new applications using these devices are emerging. However, these embedded devices have an architecture different from that of PCs and high-performance servers. In this paper, we propose a method that improves the performance of deep-learning framework by considering the architecture of an embedded device that shares memory between the CPU and the GPU. The proposed method is implemented in Caffe, an open-source deep-learning framework, and is evaluated on an NVIDIA Jetson TK1 embedded device. In the experiment, we investigate the image recognition performance of several state-of-the-art deep-learning networks, including AlexNet, VGGNet, and GoogLeNet. Our results show that the proposed method can achieve significant performance gain. For instance, in AlexNet, we could reduce image recognition latency by about 33% and energy consumption by about 50%.

• Journal of the Computational Structural Engineering Institute of Korea
• /
• v.14 no.2
• /
• pp.193-202
• /
• 2001

현재 국내에서는 아파트 건물을 짓는데 벽과 바닥판으로만 이루어진 벽식 구조형식을 많이 사용하고 있다. 이러한 고층 아파트건물을 해석하기 위해서 ETABS나 MIDAS/BDS 같은 상용프로그램이 주로 사용되고 있다. ETABS는 해석상의 편의를 위하여 바다판을 강막으로 가정하여 모형화 하고 바닥판의 휨강성은 고려하지 않고 있다. 이러한 가정은 프레임 구조물을 해석할 때에는 합리적이라고 할 수 있다. 그러나 벽식 구조물은 바닥판의 휨강성이 전체 구조물의 횡방향 강성에 큰 영향을 미치므로 바닥판의 휨강성을 고려하지 않으면 전체 구조물의 강성을 과소평가하게 된다. 따라서 바닥판을 판요소로 세분하여 모형화 하는 것이 필요하다. 그러나 이때 많은 양의 해석 시간과 컴퓨터 메모리가 필요하게 된다. 따라서 본 연구에서는 부분구조법과 행렬응축기법을 사용하여 해석 시간과 컴퓨터 메모리의 사용을 줄이면서도 바닥판의 휨강성을 효율적으로 해석할 수 있는 해석 기법을 제안하였고 예제를 통하여 검증하였다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• spring
• /
• pp.61-64
• /
• 2004

본 논문에서는 저전송율 음성부호화기인 2.4kbps MELP(Mixed Excitation Linear Prediction) 보코더를 TI(Texas Instruments) 사의 고정소수점 DSP인 TMS 320VC5510을 이용하여 실시간 구현한 결과를 제시한다. MELP 보코더는 전통적인 LPC 합성방식에 기반한 것으로, 2.4kbps LPC 보코더가 여기신호를 유성음 구간에 대해서는 펄스열로, 무성음 구간에 대해서는 백색잡음 신호로 단순화시켜 합성함으로써 음질이 저하되거나 buzz 현상이 나타나는 단점을 적절히 혼합된 형태의 여기신호를 사용함으로써 보완한 것이다. DDVPC(Defense Digital Voice Processing Consortium)에서 제공하는 ANSI C 소스 코드를 이용하여 TMS320VC5510 DSK에서 실시간 동작이 가능하도록 최적화 작업을 수행하였으며, 구현된 MELP 보코더는 프로그램 메모리 46.5 kbyte와 데이터 메모리 57.9 kbyte를 가지며, 22.5ms의 한 프레임을 처리하는데 1326531 클럭(6.6 ms)이 소요되었다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.7
• /
• pp.1691-1716
• /
• 1998

본 논문에서는 계층적 블록매칭 알고리즘(HBMA)을 위한 두 가지 병렬 VLSI 아키텍쳐를 제안한다. HBMA는 계층에 따른 반복수행과 공간 인터폴레이션을 기반으로 수행되며, 이러한 수행 특성은 병렬처리의 장애요소인 데이터 종속성을 내재하고 있다. 제안된 아키텍쳐는 HBMA의 계층간 데이터 종속성을 해결하기 위하여 기본적으로 파이프라인 구조를 채택하고 있으며, HBMA에서 주어진 매개변수에 따라 세 단계의 스테이지로 구성된다. 제안된 아키텍쳐는 입력 프레임 데이터의 흐름을 제어하는 방식에 따라 두 가지 종류로 구분된다. U-Architecture는 단방향 스캔 순서를 따르도록 설계되었으며, B-Architecture는 양방향 스캔 수서를 따르도록 설계되었다. 각 아키텍쳐의 내부 메모리와 인터폴레이션 모듈은 해당 스캔 순서에 따라 동기적으로 동작할 수 있는 구조를 가진다. 성능분석의 결과로서 본 논문에서 제안한 두 가지 아키텍쳐가 모두 방송용 비디오 포맷을 실시간으로 처리할 수 있음을 보이고, HDTV 포맷은 가까운 장래의 VLSI 기술로 실시간 성능을 얻을 수 있음을 보였다. 또한, B-Architecture는 공간 연결성 내부 메모리 구조를 채택함으로써 입력 데이터의 재활용도를 높이고, 이에 따라 Q-Architecture에 비해서 데이터 입출력 핀의 개수를 약 반정도 줄일 수 있는 특성을 보이고 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2016.04a
• /
• pp.179-182
• /
• 2016

안드로이드 스마트폰의 효율적인 메모리 관리 연구를 위해서 기존 정책을 정확하게 분석해야 한다. 현재 안드로이드는 메모리가 부족하면 프로세스 우선순위(ADJ)가 낮은 것부터 제거하여 공간을 확보한다. 본 논문은 프로세스의 상태에 따라 어떤 ADJ 값을 가지는지 실행 시나리오를 통해 자세히 설명한다. 우리는 프로세스의 상태 분류를 위해 안드로이드 프레임워크 코드를 분석하였다.

• Journal of the Korea Society of Computer and Information
• /
• v.7 no.2
• /
• pp.95-100
• /
• 2002

By feedback channel, the decoder reports the addresses of corrupted macroblocks induced by transmission errors back to the encoder With these negative acknowledgements, the encoder can make the next frame having propagated errors by using forward dependency based on GOBs and MBs of the frame happening transmission errors. The encoder can precisely calculate and track the propagated errors by examining the backward motion dependency for each of four comer pixels in the current encoding frame until before-mentioned the next frame. The error-propagation effects can be terminated completely by INTRA refreshing the affected macroblocks. Such a fast algorithm further reduce the computation and memory requirements. The advantages of the low computation complexity and the low memory requirement are Particularly suitable for real-time implementation.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.10 no.11
• /
• pp.2020-2025
• /
• 2006

H.264/AVC is newest video coding standard of the ITU-T Video coding Experts Group and the ISO/IEC Moving Picture Expets Group. Recently H.264/AVC has been adopted as a video compression standard in DMB and multimedia equipments. In this paper, we propose a H.264/AVC intra frame decoder which can minimize the memory usage and chip size. The proposed intra frame decoder is described in VHDL language and simulated in model_sim. It was verified in chip level by downloading to XCV1000E FPGA chip.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.05a
• /
• pp.723-726
• /
• 2008

H.264/AVC는 다양한 블록 사이즈에 따라 움직임 보상을 수행한다. 본 논문은 1/4정밀도 화소를 지원하는 효율적인 움직임 보상에 대해 연구하였다. 참조 프레임의 데이터로 사용하기 위한 메모리의 접근을 줄이고 2개의 6-tap 필터를 사용하는 움직임 보상을 제안한다. 소프트웨어 검증을 통한 최적화 된 알고리즘을 사용하여 하드웨어 설계 언어를 이용하여 기술하고 ModeSim 6.0a를 이용한 데이터 검증을 수행하였다.