• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2005.05a
• /
• pp.84-88
• /
• 2005

본 연구에서는 백색광원용 조명램프에 필요한 고밀도로 집적된 LED 어레이를 제작하기 위하여 반도체제조 공정에 필요한 포토마스크를 AutoCAD 상에서 설계하였으며 레이저 리소그래피 장비를 이용하여 포토마스크를 제작하였다. 웨이퍼상에 LED칩을 개별적으로 제작한 후 이들을 직렬 및 병렬로 금속배선하여 연결하였다. 특히 AutoCAD로 각 공정의 포토마스크 패턴을 설계 작업한 후 DWG 파일을 DXF 파일로 변환하여 레이저빔으로 스캔닝하였다. 이를 소다라임 유리판 위에 크롬을 증착한 후 각 패턴에 맞추어 식각 함으로써 포토마스크를 제작하였다. 또한 2인치 InGaN/GaN 다중 양자우물구조의 광소자용 에피박막이 증착된 사파이어 웨이퍼에 포토마스크를 활용하여 반도체 제조공정을 수행하였으며, 금속배선된 백색LED램프를 제작하였다.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.1559-1560
• /
• 2015

신축성 및 웨어러블 전자소자 응용을 위하여 엘라스토머 기판 상에 박막 트랜지스터를 제작하여 그 전기적 특성을 확인하였다. 제작된 트랜지스터의 신축성 향상을 위하여 엘라스토머 기판 상에 일반적인 포토리소그래피 공정과 습식식각 공정을 이용하여 국부적 단단한 폴리이미드 영역을 형성하여 사용하였다. 트랜지스터 특성 확인 결과 약 30 % 이상의 신축에서도 정상적인 트랜지스터 동작이 가능함을 확인하였다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2004.05a
• /
• pp.157-157
• /
• 2004

최근 탄소나노튜브는 역학적으로 견고하고 화학적 안정성이 뛰어나며 열전도도가 높고 속이 비어 있다는 특성 때문에 다양한 분야에 응용될 수 있을 뿐만 아니라 기능 또한 뛰어나다. 특히 구조적으로 매우 큰 aspect ratio를 가지고 있기 때문에 탄소나노튜브는 국소적으로 상당한 전계 증가를 보이고 비교적 낮은 전압에서도 다량의 전계방출 전류를 생성하는 특징을 가지고 있다 그래서, 탄소나노튜브를 전계 방출원으로 사용하기 위해서는 균일하게 수직 배열된 탄소나노튜브를 성장시키는 기술을 요구한다.(중략)

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.48 no.2
• /
• pp.28-34
• /
• 2011

In previous reports, we investigated a selective assembly method of fabricating single-walled carbon nanotubes (SWCNTs) on a silicon-dioxide ($SiO_2$) surface by using only a photolithographic process. In this paper, we have fabricated field effect transistors (FETs) with SWCNT channels by using the technique mentioned above. Also, we have electrically measured gating effects of these FETs under different source-drain voltages ($V_{SD}$). These FETs have been fabricated for sensor applications. Photoresist (PR) patterns have been made on a $SiO_2$-grown silicon (Si) substrate by using a photolithographic process. This PR-patterned substrate have been dipped into a SWCNT solution dispersed in dichlorobenzene (DCB). These PR patterns have been removed by using aceton. As a result, a selectively-assembled SWCNT channels in FET arrays have been obtained between source and drain electrodes. Finally, we have successfully fabricated 4 FET arrays based on SWCNT-channels by using our simple self-assembly technique.

• Journal of the Korean Vacuum Society
• /
• v.20 no.1
• /
• pp.63-69
• /
• 2011

In this study, we report on the novel lithographic patterning method to fabricate organic thin film field effect transistors (OTFTs) based on photo and e-beam lithography with well-known silicon technology. The method is applied to fabricate pentacene-based organic field effect transistors. Owing to their solubility, sub-micron sized patterning of P3HT and PEDOT has been well established via micromolding in capillaries and inkjet printing techniques. Since the thermally deposited pentacene cannot be dissolved in solvents, other approach was done to fabricate pentacene FETs with a very short channel length (~30 nm), or in-plane orientation of pentacene molecules by using nanometer-scale periodic groove patterns as an alignment layer for high-performance pentacene devices. Here, we introduce $Al_2O_3$ film grown via atomic layer deposition method onto pentacene as a passivation layer. $Al_2O_3$ passivation layer on OTFTs has some advantages in preventing the penetration of water and oxygen and obtaining the long-term stability of electrical properties. AZ5214 and ma N-2402 were used as a photo and e-beam resist, respectively. A few micrometer sized lithography patterns were transferred by wet and dry etching processes. Finally, we fabricated micron sized pentacene FETs and measured their electrical characteristics.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.213-213
• /
• 2016

현재 반도체 산업에서는 디바이스의 고 집적화, 고 수율을 목적으로 패턴의 미세화 및 웨이퍼의 대면적화와 같은 이슈가 크게 부각되고 있다. 다중 패터닝(multiple patterning) 기술을 통하여 고 집적 패턴을 구현이 가능해졌으며, 이와 같은 상황에서 각 패턴의 임계치수(critical dimension) 변화는 패턴의 위치 및 품질에 큰 영향을 끼치기 때문에 포토마스크의 임계치수 균일도(critical dimension uniformity, CDU)가 제작 공정에서 주요 파라미터로 인식되고 있다. 반도체 광 리소그래피 공정에서 크롬(Cr) 박막은 사용되는 포토 마스크의 재료로 널리 사용되고 있으며, 이러한 포토마스크는 fused silica, chrome, PR의 박막 층으로 이루어져 있다. 포토마스크의 패턴은 플라즈마 식각 장비를 이용하여 형성하게 되므로, 식각 공정의 플라즈마 균일도를 계측하고 관리 하는 것은 공정 결과물 관리에 필수적이며 전체 반도체 공정 수율에도 큰 영향을 미친다. 흔히, 포토마스크 임계치수는 플라즈마 공정에서의 라디칼 농도 및 식각 선택비에 의해 크게 영향을 받는 것으로 알려져 왔다. 본 연구에서는 Cr 포토마스크 에칭 공정에서의 Cl2/O2 공정 플라즈마에 대해 O2 가스 주입량에 따른 식각 선택비(etch selectivity) 변화를 계측하여 선택비 제어를 통한 Cr 포토마스크 임계치수 균일도 향상을 실험적으로 입증하였다. 연구에서 사용한 플라즈마 계측 방법인 발광분광법(OES)과 optical actinometry의 적합성을 확인하기 위해서 Cl2 가스 주입량에 따른 actinometer 기체(Ar)에 대한 atomic Cl 농도비를 계측하였고, actinometry 이론에 근거하여 linear regression error 1.9%을 보였다. 다음으로, O2 가스 주입비에 따른 Cr 및 PR의 식각률(etch rate)을 계측함으로써 식각 선택비(etch selectivity)의 변화율이 적은 O2 가스 농도 범위(8-14%)를 확인하였고, 이 구간에서 임계치수 균일도가 가장 좋을 것으로 예상할 수 있었다. (그림 1) 또한, spatially resolvable optical emission spectrometer(SROES)를 사용하여 플라즈마 챔버 내부의 O atom 및 Cl radical의 공간 농도 분포를 확인하였다. 포토마스크의 임계치수 균일도(CDU)는 챔버 내부의 식각 선택비의 변화율에 강하게 영향을 받을 것으로 예상하였고, 이를 입증하기 위해 각각 다른 O2 농도 환경에서 포토마스크 임계치수 값을 확인하였다. (표1) O2 11%에서 측정된 임계치수 균일도는 1.3nm, 그 외의 O2 가스 주입량에 대해서는 임계치수 균일도 ~1.7nm의 범위를 보이며, 이는 25% 임계치수 균일도 향상을 의미함을 보인다.

• Korean Journal of Optics and Photonics
• /
• v.8 no.2
• /
• pp.169-173
• /
• 1997

Most conventional lithography systems have been oriented to fabricate electronic devices. Therefore, it is not so easy to fabricate large aspect ratios of waveguide patterns with those systems. When considering costs and efficiencies, a laser lithography system provides number of benefit in realizing waveguide patterns. However, because the conventional laser lithography system could make only positive tone masks, it is inconvenient in determining the direction of the waveguide. A simple and reliable technique to produce negative tone masks was developed by using the laser beam writing. This technique was not sensitive to environmental situations such as dust, vibration, intensity variation. Making use of the technique a variety of device patterns such as Y-branch, directional coupler, and highly smooth S-shape bend could be successfully fabricated with a good contrast.

• Electronics and Telecommunications Trends
• /
• v.31 no.6
• /
• pp.48-56
• /
• 2016

디지털 홀로그래피가 아날로그 홀로그래피와 비슷한 품질을 나타내기 위해서는 $1{\mu}m$의 픽셀피치를 가지고 있는 대면적 SLM 개발이 필수적이다. 이러한 대면적 초고해상도 SLM을 구현하기 위해서는 최근 미세 픽셀 기술이 급격히 발전하고 있는 대면적 지향의 평판디스플레이 기술을 기반으로 개발되어야 할 것으로 생각된다. 디스플레이 기술을 기반으로 스티칭 기술 등의 포토리소그래피 기술과 수직채널 TFT등의 구동 소자 기술, 고굴절율 이방성을 가지는 액정 소재 기술, 모듈 기반의 구동 기술 등을 집약하여 $1{\mu}m$급의 픽셀 피치를 가지는 대면적 초고해상도 SLM을 개발 중이다. 이렇게 개발된 초고해상도 대면적 SLM은 홀로그램 영상 재현 이외에도 다양한 광학 소자로 응용이 기대된다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2005.06a
• /
• pp.1145-1150
• /
• 2005

The aim of this paper is to investigate the effect of surface texturing on metal surface and to understand the potential of friction reduction through micro-scale dimple to fabricate by photolithography on pin-on-disk test using flat-on-flat contact geometry. It was verify that the friction property with respect to the same pitch has been influence on the size of dimple under lubricated sliding contact. Also, we can recognize from Stribeck curve that the friction property has a connection with the size of dimple. It can explain a relationship between the friction coefficient and a dimensionless parameter for lubrication condition. The friction property has been an effect on the size of surface texture on reduction friction, not only because the density of dimple, but also because the ratio of diameter/pitch. This ratio of approximately 0.5 is recommend under the tested friction condition. It suggested that the ratio of d/p is an important parameter for surface texture design.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2004.10a
• /
• pp.217-222
• /
• 2004

The aim of this paper is to investigate the effect of micro-dimple size on reduction friction and to understand the potential of friction reduction through micro-scale dimple to fabricate by photolithography on pin-on-disk test using flat-on-flat contact geometry. It was verify that the friction property with respect to the same pitch has been influence on the size of dimple under lubricated sliding contact. Also, we can recognize from Stribeck curve that the friction property has a connection with the size of dimple. It can explain a relationship between the friction coefficient and a dimensionless parameter for lubrication condition. The friction property has been an effect on the size of surface texture on reduction friction, not only because the density of dimple, but also because the ratio of diameter/pitch. This ratio of approximately 0.5 is recommend under the tested friction condition. It suggested that the ratio of d/p is an important parameter for surface texture design.