• The monthly packaging world
• /
• s.189
• /
• pp.108-110
• /
• 2009

제17회대한민국패키지디자인대전에서는 일반부문 대상으로 전자부문에 출품한 D&C의 팅크웨어 아이나비 K7이 선정되었다. 금번 2008년 대한민국패키지디자인대전에서는 외관을 구성하는 형상, 모양 및 색채 등의 요소가 종합적으로 아름답게 구성되고 독창성이 있으며 판매를 촉진 할 수 있는 작품을 중심으로 평가가 이뤄졌으며 특히 상품 목적에 적합한 기능, 사용상의 편리성 및 유지 관리의 용이성 등을 충분히 갖추고 있는 작품을 높게 평가했다. D&C 임성철 국장에게 수상소감 및 아이나비 K7 디자인에 대한 설명을 들어보았다.

• The monthly packaging world
• /
• s.310
• /
• pp.64-70
• /
• 2019

(사)한국패키지디자인협회(회장 이숙자)가 '2018 제27회 대한민국패키지디자인대전'의 수상작을 발표했다. 대학생공모전(학생부문)과 팩스타어워드(일반부문) 등 2개 부문으로 진행된 이번 공모전에서 대학생공모전 대상인 산업통상자원부장관상은 경기대학교 선우은 학생의 '캡슐팩'이 수상했고, 일반부문 대상인 Best of The Best는 빙그레의 '끌레도르 끼리'가 수상의 영광을 안았다. 이어서 일반부문 금상은 (주)아성다이소의 'HOME GEAR(홈기어)', 은상은 BGF 리테일의 '델라페', 동상은 CJ 제일제당의 '더 건강한 델리카트슨 시리즈'가 선정됐다. 다음에 일반부문 수상작들과 대학생공모전 수상작을 통해 패키지디자인의 최신 동향을 살펴보도록 한다.

• The monthly packaging world
• /
• s.334
• /
• pp.67-71
• /
• 2021

(사)한국패키지디자인협회(회장 강부연)가 '2020 제29회 대한민국패키지디자인대전'의 수상작을 발표했다. 이번 공모전에서 일반부문 대상이자 산업통상자원부장관상은 한국콜마(주)의 '종이튜브'가 수상의 영광을 안았다. 이어서 금상은 CJ제일제당(주)의 '비비고 단지 김치', 은상은 (주)신원인팩의 '페이퍼 트레이(조립타입)' 등 3점, 동상은 (주)아성다이소의 'MAKE CELEB(메이크셀럽)' 등 8점이 수상했다. 다음에 일반부문 본상 수상작들을 통해 패키지디자인의 최신 동향을 살펴보도록 한다.

• The monthly packaging world
• /
• s.322
• /
• pp.65-68
• /
• 2020

(사)한국패키지디자인협회(회장 강부연)가 '2019 제28회 대한민국패키지디자인대전'의 수상작을 발표했다. 이번 공모전은 대학생공모전(학생부문)과 팩스타상(일반부문) 등 2개 부문으로 진행되었는데, 일반부문 대상은 (주)한국야쿠르트의 '편강온'이 수상의 영광을 안았다. 이어서 금상은 SPC 삼립의 '빚은 2020 입시제품세트', 은상은 CJ제일제당의 '비비고 수산 시리즈' 등 3점, 동상은 BGF리테일의 '2019 델라페' 등 6점이 선정됐다. 다음에 일반부문 본상 수상작들을 통해 패키지디자인의 최신 동향을 살펴보도록 한다.

• The monthly packaging world
• /
• s.346
• /
• pp.64-69
• /
• 2022

(사)한국패키지디자인협회(회장 강부연)가 '2021 제30회 대한민국패키지디자인대전'의 수상작을 발표했다. 이번 공모전에서 일반부문 대상이자 산업통상자원부장관상은 농심기획의 '새우깡 블랙'이 수상의 영광을 안았다. 이어서 금상은 피에이치하비(주)의 '비비톤업선'과 서울우유협동조합의 '아침에주스'가, 은상은 (주)멘토브랜딩의 '허니소믈리에' 등 4점, 동상은 (주)신원인팩의 '펄프클램(Pulp Clam)' 등 10점이 수상했다. 다음에 일반부문 본상 수상작들을 통해 패키지디자인의 최신 동향을 살펴보도록 한다.

• Journal of the Microelectronics and Packaging Society
• /
• v.22 no.2
• /
• pp.61-68
• /
• 2015

Warpage analysis has been performed for top and bottom packages of thin package-on-packages processed with different epoxy molding compounds (EMCs). Warpage deviation was measured for packages molded with the same EMCs and also the warpage deviations of top and bottom substrates themselves were characterized in order to identify the major factor causing the package warpage. For the top and bottom packages processed with thin substrates, the warpage deviation of the substrates was large, which made it difficult to figure out the effect of EMC properties on the package warpage. Top packages, where the molding area of $13mm{\times}13mm$ covered the most of the substrate area ($14mm{\times}14mm$), exhibited similar warpage behavior with changing the temperature. On the other hand, bottom packages, where the molding area was only $8mm{\times}8mm$, exhibited the complex warpage behavior due to simultaneous occurrence of (+) and (-) warpages on the same package. Accordingly, the bottom packages showed dissimilar temperature-warpage behavior even being processed with the same EMCs.

• Journal of the Microelectronics and Packaging Society
• /
• v.21 no.2
• /
• pp.43-51
• /
• 2014

In 3-dimensional (3D) integrated package, thermal management is one of the critical issues due to the high heat flux generated by stacked multi-functional chips in miniature packages. In this study, we used numerical simulation method to analyze the thermal behaviors, and investigated the thermal issues of 3D package using TSV (through-silicon-via) technology for mobile application. The 3D integrated package consists of up to 8 TSV memory chips and one logic chip with a interposer which has regularly embedded TSVs. Thermal performances and characteristics of glass and silicon interposers were compared. Thermal characteristics of logic and memory chips are also investigated. The effects of numbers of the stacked chip, size of the interposer and TSV via on the thermal behavior of 3D package were investigated. Numerical analysis of the junction temperature, thermal resistance, and heat flux for 3D TSV package was performed under normal operating and high performance operation conditions, respectively. Based on the simulation results, we proposed an effective integration scheme of the memory and logic chips to minimize the temperature rise of the package. The results will be useful of design optimization and provide a thermal design guideline for reliable and high performance 3D TSV package.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.47 no.4
• /
• pp.69-74
• /
• 2010

A new package substrate for dynamic random access memory(DRAM) devices has been developed using selective aluminum anodization. Unlike the conventional substrate structure commonly made by laminating epoxy-based core and copper clad, this substrate consists of bottom aluminum, middle anodic aluminum oxide and top copper. Anodization process on the aluminum substrate provides thick aluminum oxide used as a dielectric layer in the package substrate. Placing copper traces on the anodic aluminum oxide layer, the resulting two-layer metal structure is completed in the package substrate. Selective anodization process makes it possible to construct a fully filled via structure. Also, putting vias directly in the bonding pads and the ball pads in the substrate design, via in pad structure is applied in this work. These arrangement of via in pad and two-layer metal structure make routing easier and thus provide more design flexibility. In a substrate design, all signal lines are routed based on the transmission line scheme of finite-width coplanar waveguide or microstrip with a characteristic impedance of about $50{\Omega}$ for better signal transmission. The property and performance of anodic alumina based package substrate such as layer structure, design method, fabrication process and measurement characteristics are investigated in detail.

• The monthly packaging world
• /
• s.75
• /
• pp.170-171
• /
• 1999

• The monthly packaging world
• /
• s.118
• /
• pp.130-131
• /
• 2003