• 한국자기학회지
• /
• 제12권6호
• /
• pp.201-205
• /
• 2002

경사형 모서리접합을 이용한 터널링 자기저항(tunneling magnetoresistance; TMR) 특성을 연구하였다. 박막 증착과 식각은 스퍼터링과 사이크로트론 전자공명 (electron cyclotron resonance; ECR) 장치를 각각 사용하였다. Si$_3$N$_4$ 장벽층을 이용한 접합의 다층구조는 NiO(60)/Co(10)/NiO(60)/Si$_3$N$_4$(2-6)/NiFe(10) (nm)이었다. 상하부 반강자성체 NiO에 삽입된 wedged 형태의 고정층 Co와 장벽층 Si$_3$N$_4$위에 경사진 비대칭 구조에서 자유층 NiFe간의 접합에서 일어나는 특이한 스핀의존 터널링 현상이 관찰되었다. 외부자장이 0Oe일 때와 접합경계선에 수직방향으로 90Oe일 때 측정한 접합소자의 전류전압특성 곡선이 현저하게 구별되어 나타났다. TMR의 인가 전압의존성은 $\pm$10 V일 때도 약 -10%을 유지하는 매우 안정된 자기저항 특성을 보여주었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.79-79
• /
• 2003

최근 CMOS(Complementary Metal Oxide Semiconductor) 능동소자에 사용되는 MOS-FET (Metal Oxide Semiconductror Field Effect Transitror)의 전체적인 크기 감소추세에 따라 금속 전극과 반도체 사이의 절연층 두께 감소가 요구되고 있다. 현재 보편적으로 사용되고 있는 SiO$_2$층은 두께 감소에 따른 터널링 전류의 증가로 더 이상의 두께 감소를 기대하기 어려운 상태이다. 이러한 배경에서 최근 터널링 전류를 충분히 감소시키면서 요구되는 절연특성을 얻을 수 있는 새로운 고유전 물질 (high-k dielectric material)에 대한 연구가 이루어지고 있다. 현재까지 연구되어온 고유전 물질 중, 고유전 상수, 큰 밴드갭, Si과의 열적 안정성을 갖는 물질로 ZrO$_2$가 주목을 받고 있다. 본 연구에서는 Metal Organic Molecular Beam Epitaxy (MOMBE) 방법을 이용한 ZrO$_2$ 층의 성장조건 및 특성을 평가하고자 한다.

• EDISON SW 활용 경진대회 논문집
• /
• 제6회(2017년)
• /
• pp.383-391
• /
• 2017

본 논문은 1nm 직경인 NW-TFET의 전류구동 능력을 $sp3d5s^*$ model을 통해 분석하였다. 직경이 줄어들수록 띠구조의 밴드 갭이 커지는 것이 확인되었으며, 직경이 줄면 터널링 전류 량이 현저히 줄어, 적절한 재료선택이 필요할 것으로 예측된다. 실리콘과 게르마늄을 동일 조건하에 분석한 결과, 게르마늄 기반 TFET은 실리콘 기반 TFET의 스위칭 성능을 유지 하면서도, $10^6{\sim}10^8$배 정도의 전류 량을 개선 시킬 수 있을 것으로 기대된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.218-218
• /
• 2010

기존의 비휘발성 메모리 소자는 터널 절연막으로 $SiO_2$ 단일 절연막을 이용하였다. 그러나 소자의 축소화와 함께 비휘발성 메모리 소자의 동작 전압을 낮추기 위해서 $SiO_2$ 단일 절연막의 두께도 감소 시켜야만 하였다. 하지만 $SiO_2$ 단일 절연막의 두께 감소에 따라, 메모리의 동작 횟수와 데이터 보존 시간의 감소등의 문제점들로 인해 기술적인 한계점에 이르렀다. 이러한 문제점들을 해결하기 위한 연구가 활발히 진행되고 있는 가운데, 최근 high-k 물질을 기반으로 하는 Tunnel Barrier Engineered (TEB) 기술이 주목 받고 있다. TBE 기술이란, 터널 절연막을 위해 서로 다른 유전율을 갖는 유전체를 적층함으로써 쓰기/지우기 속도의 향상과 함께, 물리적인 두께 증가로 인한 데이터 보존 시간을 향상 시킬 수 있는 기술이다. 따라서, 본 연구에서는 적층된 터널 절연막에 이용되는 $HfO_2$를 FGA (Forming Gas Annealing)와 RTA (Rapid Thermal Annealing) 공정에 의한 열처리 효과를 알아보기 위해, 온도에 따른 전기적인 특성을 MIS-Capacitor 제작을 통하여 분석하였다. 이를 위해 먼저 Si 기판 위에 $SiO_2$를 약 3 nm 성장시킨 후, $HfO_2$를 Atomic Layer Deposition (ALD) 방법으로 약 8 nm를 증착 하였고, Aluminum을 약 150 nm 증착 하여 게이트 전극으로 이용하였다. 이를 C-V와 I-V 특성을 이용하여 분석함으로 써, 열처리 공정을 통한 $HfO_2$의 터널 절연막 특성이 향상됨을 확인 하였다. 특히, $450^{\circ}C$ $H_2/N_2$(98%/2%) 분위기에서 진행한 FGA 공정은 $HfO_2$의 전하 트랩핑 현상을 줄일 뿐 만 아니라, 낮은 전계에서는 낮은 누설 전류를, 높은 전계에서는 높은 터널링 전류가 흐르는 것을 확인 하였다. 이와 같은 전압에 대한 터널링 전류의 민감도의 향상은 비휘발성 메모리 소자의 쓰기/지우기 특성을 개선할 수 있음을 의미한다. 반면 $N_2$ 분위기에서 실시한 RTA 공정에서는, 전하 트랩핑 현상은 감소 하였지만 FGA 공정 후 보다는 전하 트랩핑 현상이 더 크게 나타났다. 따라서, 적층된 터널 절연막은 적절한 열처리 공정을 통하여 비휘발성 메모리 소자의 성능을 향상 시킬 수 있음이 기대된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 추계학술대회
• /
• pp.454-456
• /
• 2017

다양한 양자모델(Quantum model)을 적용한 터널 전계 효과 트랜지스터(tunnel field effect transistor; TFET)의 전류 및 커패시턴스(Capacitance)-전압 특성을 조사하였다. 사용된 양자 모델은 density gradient, Bohm Quantum Potential(BQP), Vandort quantum correction 모델을 슈뢰딩거-푸아송 모델과 calibration하여 사용하였다. BQP, Vandort, density gradient 모두 구동전류는 감소하였다. BQP를 단독으로 사용한 경우에 SS(subthreshold swing)와 on-set 전압($V_{onset}$)은 일정하지만 구동전류에서만 약 3배 전류가 감소하였으며, BQP와 Vandort 사용한 경우와 density gradient를 사용한 경우에 모두 $V_{onset}$이 약 0.07 eV 이동하였으며, SS가 40 mV/dec 이상으로 증가하였다.

• 한국정보통신학회논문지
• /
• 제14권7호
• /
• pp.1647-1652
• /
• 2010

CdTe 및 Cu(In,Ga)$Se_2$ 박막 태양전지의 창층으로 널리 이용되는 CdS에서 Cd의 일부를 Zn으로 치환하면 두 물질 사이의 전자 친화력의 정합이 향상되고 에너지 밴드 갭이 증가하여 개방전압 및 광전류를 증가시킬 수 있다. 본 연구에서는 태양전지와 같은 광전소자에 적용되는 CdZnS와 CdTe로 구성되는 이종접합 소자를 제작하고 접합에서의 전류 전도기구를 조사하기 위해 온도에 따른 전류-전압 특성을 분석하였다. CdS/CdTe 접합의 전류 흐름은 계면 재결합과 터널링의 조합에 의해 조절되지만 CdZnS/CdTe 접합의 경우 상온 이상의 온도에서는 공핍층에서의 생성/재결합, 상온 이하의 온도에서는 누설 전류나 터널링에 의해 전류 흐름이 제한됨을 알 수 있었다.

• EDISON SW 활용 경진대회 논문집
• /
• 제2회(2013년)
• /
• pp.246-249
• /
• 2013

EDISON 나노물리 사이트에 탑재된 탄소나노튜브 FET 소자 시뮬레이션 툴을 이용하여 나노 CNT 소자에서의 p-n접합이 갖는 특성을 살펴보았다. 순방향 바이어스에서는 일반적인 p-n접합과 유사한 특성을 보이나 그 원리는 다름을 알 수 있었으며, 역방향 바이어스에서는 밴드 대 밴드 터널링에 의한 전류가 발생함을 확인하였다. 또한 이러한 역방향 바이어스 하의 전류가 도핑농도에 따라 변함을 확인하여 실제 CNT 소자의 도핑농도를 예측해볼 수 있는 가능성을 확인하였다.

• 한국정보통신학회논문지
• /
• 제10권10호
• /
• pp.1815-1821
• /
• 2006

본 연구에서는 20m이하 채널길이를 가진 FinFET에 대하여 문턱 전압이 하에서 서브문턱 스윙을 분석하였다. 분석을 위하여 분석 학적 전류모델을 개발하였으며 열방사 전류 및 터 널링 전류를 포함하였다. 열방사전류는 포아슨 방정식에 의하여 구한 포텐셜분포 및 맥스월-볼쯔만통계를 이용한 캐리어분포를 이용하여 구하였으며 터널링전류는 WKB(Wentzel-Kramers-Brillouin) 근사를 이용하였다. 이 두 모델은 상호 독립적이므로 각각 전류를 구해 더 함으로써 차단전류를 구하였다. 본 연구에서 제시한 모델을 이용하여 구한 서브문턱스윙 값이 이차원시뮬레이션 값과 비교되었으며 잘 일치함을 알 수 있었다. 분석 결과 10nm이하에서 특히 터널링의 영향이 증가하여 서브문턱스윙특성이 매우 저하됨을 알 수 있었다. 이러한 단채널현상을 감소시키기 위하여 채널두께 및 게이트산화막의 두께를 가능한 한 얇게 제작하여 야함을 알았으며 이를 위한 산화공정 개발이 중요하다고 사료된다. 또한 채널도핑 변화에 따른 서브문턱 스윙 값을 구하였으며 저도핑영역에서 일정한 값을 가지는 것을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2008년도 제34회 동계학술대회 초록집
• /
• pp.320-320
• /
• 2008

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.13-14
• /
• 2005

ZnO 단일 나노선 field effect transistor (FET) 소자의 2단자 전류-전압 특성을 조사해 보면 n-type 반도체 특성이 나타남을 알 수 있다. 그러나 2단자로 측정 할 경우 반도체 나노선과 금속 전극사이에 존재하는 접촉저항의 영향이 필연적으로 포함된다. 따라서 측정한 결과가 나노선에 의해서 나타나는 고유한 특성인지 접촉저항의 원인이 되는 에너지 장벽의 성질인지 명확히 밝힐 필요가 있다. 그래서 이번 연구에서는 4단자 측정방법을 이용하여 접촉저항 성분을 배제한 소자의 고유한 성질을 밝혀낼 뿐만 아니라, 이것을 2단자의 결과와 비교함으로써 접촉점에서 나타나는 에너지 장벽의 특징도 파악해 낼 수 있었다. 실험에서 사용된 ZnO FET 소자의 경우, 접촉점에서 생기는 에너지 장벽을 터널링을 통해 극복하는 것으로 분석되었고 이는 온도 변화에 따른 4 단자 및 2 단자 전류-전압 측정을 통해 확인될 수 있었다.