• Title/Summary/Keyword: 터널링 전류

Search Result 103, Processing Time 0.025 seconds

Tunneling Magnetoresistance of a Ramp-edge Type Junction With Si3N4 Barrier (Si3N4장벽층을 이용한 경사형 모서리 접합의 터널링 자기저항 특성)

  • Kim, Young-Ii;Hwang, Do-Guwn;Lee, Sang-Suk
    • Journal of the Korean Magnetics Society
    • /
    • v.12 no.6
    • /
    • pp.201-205
    • /
    • 2002
  • The tunneling magnetoresistance (TMR) of a ramp-edge type junction has been studied. The samples with a structure of NiO(60)/Co(10)/NiO(60)/Si$_3$N$_4$(2-6)/NiFe(10) (nm) were prepared by the sputtering and etched by the electron cyclotron (ECR) argon ion milling. Nonlinear I-V characteristics was obtained from a ramp-type tunneling junctions having the dominant difference between zero and +90 Oe perpendicular to the junction edge line. The voltage dependence of TMR was stable up to a bias volt of $\pm$10 V with a TMR ratio of about -10%, which may be very peculiar magnetic tunneling properties with asymmetric tunneling process between wedge Co pinned layer and NiFe free layer.

Characteristic of high-K dielectric material(($ZrO_2$)grown by MOMBE (MOMBE 로 성장시킨 고유전물질 ($ZrO_2$)의 특성 연구)

  • 최우종;홍장혁;김두수;명재민
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2003.03a
    • /
    • pp.79-79
    • /
    • 2003
  • 최근 CMOS(Complementary Metal Oxide Semiconductor) 능동소자에 사용되는 MOS-FET (Metal Oxide Semiconductror Field Effect Transitror)의 전체적인 크기 감소추세에 따라 금속 전극과 반도체 사이의 절연층 두께 감소가 요구되고 있다. 현재 보편적으로 사용되고 있는 SiO$_2$층은 두께 감소에 따른 터널링 전류의 증가로 더 이상의 두께 감소를 기대하기 어려운 상태이다. 이러한 배경에서 최근 터널링 전류를 충분히 감소시키면서 요구되는 절연특성을 얻을 수 있는 새로운 고유전 물질 (high-k dielectric material)에 대한 연구가 이루어지고 있다. 현재까지 연구되어온 고유전 물질 중, 고유전 상수, 큰 밴드갭, Si과의 열적 안정성을 갖는 물질로 ZrO$_2$가 주목을 받고 있다. 본 연구에서는 Metal Organic Molecular Beam Epitaxy (MOMBE) 방법을 이용한 ZrO$_2$ 층의 성장조건 및 특성을 평가하고자 한다.

  • PDF

Electronic Structure and Electrical Performance Co-optimization of Highly Scaled Tunneling Field-Effect Transistors.

  • Jo, Yong-Beom;Jeong, Yeong-Hun;Jo, Seong-Jae
    • Proceeding of EDISON Challenge
    • /
    • 2017.03a
    • /
    • pp.383-391
    • /
    • 2017
  • 본 논문은 1nm 직경인 NW-TFET의 전류구동 능력을 $sp3d5s^*$ model을 통해 분석하였다. 직경이 줄어들수록 띠구조의 밴드 갭이 커지는 것이 확인되었으며, 직경이 줄면 터널링 전류 량이 현저히 줄어, 적절한 재료선택이 필요할 것으로 예측된다. 실리콘과 게르마늄을 동일 조건하에 분석한 결과, 게르마늄 기반 TFET은 실리콘 기반 TFET의 스위칭 성능을 유지 하면서도, $10^6{\sim}10^8$배 정도의 전류 량을 개선 시킬 수 있을 것으로 기대된다.

  • PDF

Heat treatment effect of high-k HfO2 for tunnel barrier memory application

  • Hwang, Yeong-Hyeon;Yu, Hui-Uk;Kim, Min-Su;Lee, Yeong-Hui;Jo, Won-Ju
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2010.02a
    • /
    • pp.218-218
    • /
    • 2010
  • 기존의 비휘발성 메모리 소자는 터널 절연막으로 $SiO_2$ 단일 절연막을 이용하였다. 그러나 소자의 축소화와 함께 비휘발성 메모리 소자의 동작 전압을 낮추기 위해서 $SiO_2$ 단일 절연막의 두께도 감소 시켜야만 하였다. 하지만 $SiO_2$ 단일 절연막의 두께 감소에 따라, 메모리의 동작 횟수와 데이터 보존 시간의 감소등의 문제점들로 인해 기술적인 한계점에 이르렀다. 이러한 문제점들을 해결하기 위한 연구가 활발히 진행되고 있는 가운데, 최근 high-k 물질을 기반으로 하는 Tunnel Barrier Engineered (TEB) 기술이 주목 받고 있다. TBE 기술이란, 터널 절연막을 위해 서로 다른 유전율을 갖는 유전체를 적층함으로써 쓰기/지우기 속도의 향상과 함께, 물리적인 두께 증가로 인한 데이터 보존 시간을 향상 시킬 수 있는 기술이다. 따라서, 본 연구에서는 적층된 터널 절연막에 이용되는 $HfO_2$를 FGA (Forming Gas Annealing)와 RTA (Rapid Thermal Annealing) 공정에 의한 열처리 효과를 알아보기 위해, 온도에 따른 전기적인 특성을 MIS-Capacitor 제작을 통하여 분석하였다. 이를 위해 먼저 Si 기판 위에 $SiO_2$를 약 3 nm 성장시킨 후, $HfO_2$를 Atomic Layer Deposition (ALD) 방법으로 약 8 nm를 증착 하였고, Aluminum을 약 150 nm 증착 하여 게이트 전극으로 이용하였다. 이를 C-V와 I-V 특성을 이용하여 분석함으로 써, 열처리 공정을 통한 $HfO_2$의 터널 절연막 특성이 향상됨을 확인 하였다. 특히, $450^{\circ}C$ $H_2/N_2$(98%/2%) 분위기에서 진행한 FGA 공정은 $HfO_2$의 전하 트랩핑 현상을 줄일 뿐 만 아니라, 낮은 전계에서는 낮은 누설 전류를, 높은 전계에서는 높은 터널링 전류가 흐르는 것을 확인 하였다. 이와 같은 전압에 대한 터널링 전류의 민감도의 향상은 비휘발성 메모리 소자의 쓰기/지우기 특성을 개선할 수 있음을 의미한다. 반면 $N_2$ 분위기에서 실시한 RTA 공정에서는, 전하 트랩핑 현상은 감소 하였지만 FGA 공정 후 보다는 전하 트랩핑 현상이 더 크게 나타났다. 따라서, 적층된 터널 절연막은 적절한 열처리 공정을 통하여 비휘발성 메모리 소자의 성능을 향상 시킬 수 있음이 기대된다.

  • PDF

터널 전계 효과 트랜지스터의 양자모델에 따른 특성 변화

  • Lee, Ju Chan;Ahn, Tae Jun;Yu, Yun Seop
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2017.10a
    • /
    • pp.454-456
    • /
    • 2017
  • Current and capacitance-voltage characteristics of tunnel field effect transistor (TFET) with various quantum models were investigated. Density gradient, Bohm quantum potential (BQP), and Vandort quantum correction are used with calibrating against Schrodinger-Poisson model. Drive-currents in all models. are decreased. When only BQP is used, SS and $V_{onset}$ are fixed but drive-current is decreased 3 times more than those of no quantum model. And When BQP with Vandort and density gradient are used, SS increased more than 40 mV./dec and $V_{onset}$ shifted as 0.07 eV.

  • PDF

A study on the electrical characteristics of CdZnS/CdTe heterojunction (CdZnS/CdTe 이종접합의 전기적 특성에 관한 연구)

  • Lee, Jae-Hyeong
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.14 no.7
    • /
    • pp.1647-1652
    • /
    • 2010
  • A CdS film has been used as a window layer in CdTe and Cu(In,Ga)$Se_2$ thin films solar cell. Partial substitution of Zn for Cd increases the photocurrent and the open-circuit voltage by providing a match in the electron affinities of the two materials and the higher band gap. In this paper, CdZnS/CdTe and CdS/CdTe heterojunctions were fabricated and the electrical characteristics were investigated. Current-voltage-temperature measurements showed that the current transport for CdS/CdTe heterojunction was controlled by both tunneling and interface recombination. However, CdZnS/CdTe heterojunction displayed different current transport mechanism with the operating temperature. For above room temperature, the current transport of device was generation/recombination in the depletion region and was the leakage current and/or tunneling in the range below room temperature.

양자 시뮬레이션을 통한 나노 CNT 소자에서의 p-n 접합 특성 연구

  • Lee, Yeo-Reum;Choe, Won-Cheol
    • Proceeding of EDISON Challenge
    • /
    • 2013.04a
    • /
    • pp.246-249
    • /
    • 2013
  • EDISON 나노물리 사이트에 탑재된 탄소나노튜브 FET 소자 시뮬레이션 툴을 이용하여 나노 CNT 소자에서의 p-n접합이 갖는 특성을 살펴보았다. 순방향 바이어스에서는 일반적인 p-n접합과 유사한 특성을 보이나 그 원리는 다름을 알 수 있었으며, 역방향 바이어스에서는 밴드 대 밴드 터널링에 의한 전류가 발생함을 확인하였다. 또한 이러한 역방향 바이어스 하의 전류가 도핑농도에 따라 변함을 확인하여 실제 CNT 소자의 도핑농도를 예측해볼 수 있는 가능성을 확인하였다.

  • PDF

Analysis of Dimension Dependent Subthreshold Swing for FinFET Under 20nm (20nm이하 FinFET의 크기변화에 따른 서브문턱스윙분석)

  • Jung, Hak-Kee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.10 no.10
    • /
    • pp.1815-1821
    • /
    • 2006
  • In this paper, the subthreshold swing has been analyzed for FinFET under channel length of 20nm. The analytical current model has been developed , including thermionic current and tunneling current models. The potential distribution by Poisson equation and carrier distribution by Maxwell-Boltzman statistics are used to calculate thermionic emission current and WKB(Wentzel-Kramers-Brillouin) approximation to tunneling current. The cutoff current is obtained by simple adding two currents since two current is independent. The subthreshold swings by this model are compared with those by two dimensional simulation and two values agree well. Since the tunneling current increases especially under channel length of 10nm, the characteristics of subthreshold swing is degraded. The channel and gate oxide thickness have to be fabricated as am as possible to decrease this short channel effects, and this process has to be developed. The subthreshold swings as a function of channel doping concentrations are obtained. Note that subthreshold swings are resultly constant at low doping concentration.

Electrical properties and contact energy barrier of ZnO nanowire field effect transistor (ZnO 나노선 FET에서의 접촉 에너지 장벽의 전기적 특성 연구)

  • Kim, Kang-Hyun;Yim, Chan-Young;Kim, Hye-Young;Kim, Gue-Tak;Kang, Hae-Yong;Lee, Jong-Su;Kang, Woun
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2005.07a
    • /
    • pp.13-14
    • /
    • 2005
  • ZnO 단일 나노선 field effect transistor (FET) 소자의 2단자 전류-전압 특성을 조사해 보면 n-type 반도체 특성이 나타남을 알 수 있다. 그러나 2단자로 측정 할 경우 반도체 나노선과 금속 전극사이에 존재하는 접촉저항의 영향이 필연적으로 포함된다. 따라서 측정한 결과가 나노선에 의해서 나타나는 고유한 특성인지 접촉저항의 원인이 되는 에너지 장벽의 성질인지 명확히 밝힐 필요가 있다. 그래서 이번 연구에서는 4단자 측정방법을 이용하여 접촉저항 성분을 배제한 소자의 고유한 성질을 밝혀낼 뿐만 아니라, 이것을 2단자의 결과와 비교함으로써 접촉점에서 나타나는 에너지 장벽의 특징도 파악해 낼 수 있었다. 실험에서 사용된 ZnO FET 소자의 경우, 접촉점에서 생기는 에너지 장벽을 터널링을 통해 극복하는 것으로 분석되었고 이는 온도 변화에 따른 4 단자 및 2 단자 전류-전압 측정을 통해 확인될 수 있었다.

  • PDF