• 한국ITS학회 논문지
• /
• 제5권3호
• /
• pp.13-23
• /
• 2006

UWB(Ultra Wideband)를 이용한 시스템은 텔레메틱스의 주요기술인 무선 엑세스 기술로 Bluetooth와 함께 활발한 연구가 진행되고 있다. 고속 데이터 통신이 가능한 UWB시스템은 시스템의 복잡도가 낮고 저렴한 가격으로 구현이 가능하다는 장점을 가지고 있다. 현재 UWB 이외의 기술에 대한 타이밍 지터의 효과는 많이 분석되었으나, UWB 시스템에서는 아직 타이밍 지터에 대한 많은 연구가 이루어지지 않았다. 따라서 본 논문에서는 Hermite 펄스를 사용하는 M진 UWB 시스템에 대한 타이밍 지터 효과를 이론적으로 분석하고, 성능을 모의실험을 통해 확인하였다. 이론적인 분석을 위해 직교 Hermite 펄스의 상관함수를 closed form으로 유도하였으며, 상관함수를 이용하여 M진 직교 Hermite 펄스 시스템의 심볼 에러 확률을 수학적으로 모델링 하였다. 또한 이 수학적 모델을 이용한 결과를 모의실험과 비교하였을 때 tightly upper bound 임을 확인하였다.

• 한국항공우주학회지
• /
• 제38권10호
• /
• pp.979-984
• /
• 2010

GPS/Galileo 통합 수신기를 사용하는 사용자는 특정 측위 시스템에 대한 의존도를 줄이고, 개선된 성능의 PNT 서비스를 제공받을 수 있을 것으로 예상된다. 그러나 사용자들은 GPS와 Galileo, 두 시스템 간의 서로 다른 시각 척도를 사용함으로써 발생하는 문제(즉, GGTO)를 해결해야만 한다. GGTO는 측위 서비스를 요구하는 항법용 수신기뿐만 아니라 정밀한 시각 서비스를 요구하는 타이밍용 수신기에서도 분석되어야 한다. 본 논문에서는 GPS/Galileo 통합 타이밍용 수신기를 사용할 때에 고려해야 하는 상호운용성 문제를 분석하고, 모의실험을 통해 다양한 가정 하에 시각 측면에서의 성능을 예측하였다. Ashtech 사(社)의 상용 타이밍용 수신기를 사용하여 GPS 실측 데이터를 확보하고, Galileo 데이터를 모사한 후에, 타이밍용 환경에 적합한 실험 시나리오를 구성하여, 시나리오 별시각 측면에서의 성능을 평가하였다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.12-21
• /
• 2004

오류제어는 많은 전자 시스템의 주요한 관심사이다. 시스템 동작에 영향을 미치는 대부분의 고장은 회로에서 발생하는 타이밍 위반의 결과로 나타나는 비정상적인 신호지연으로 인한 것이며, 이는 주로 과도고장에 의해 발생한다. 본 논문에서는 CMOS 회로의 동작 중에 타이밍 오류를 검출하는 회로를 설계하였다. 타이밍 오류 검출기는 클럭에 의해 제어되는 시스템의 준비시간 및 대기시간의 위반에 대한 오류를 검출할 수 있다. 설계한 회로는 데이터의 입력이 클럭 천이지점에서 변화할 때 과도전류를 측정하여 오류 검출기의 전류 감지회로에서 발생시킨 기준전류와 비교함으로써 오류의 발생 여부를 확인 할 수 있다. 이러한 방법은 클럭에 의해 동작하는 시스템의 준비시간 및 대기시간의 위반에 따른 오류를 효과적으로 검출할 수 있음을 보여준다. 이 회로는 2.5V 공급전압의 $0.25{\mu}m$ CMOS 기술을 이용하여 구현하였으며, HSPICE로 시뮬레이션하여 정당성 및 효율성을 검증하였다.

• 한국인터넷방송통신학회논문지
• /
• 제14권5호
• /
• pp.117-121
• /
• 2014

직교 주파수 분할 다중화 방식 시스템에서는 유효 심벌의 구간에서 푸리에 변환을 수행하기 위하여 데이터 심벌 사이의 보호 구간을 제거해야 한다. 이러한 과정은 정확한 심벌 타이밍 검출을 기반으로 수행되어야 한다. 수신단에서 심벌 타이밍 검출은 프리앰블과 페이로드부의 경계의 시작점은 각 심벌의 인덱스 시작 시점을 결정하는 기준을 제공한다. 또한 이 과정에서 발생하는 검출 에러는 전체 시스템 성능의 영향을 주는 중요한 요소 중 하나이다. 본 논문에서는 심벌 타이밍 검출장치에서 이동 평균 필터의 대역폭이 미치는 영향에 대해 논의한다. 이동 평균 필터 대역폭과 연관된 이동 평균 필터의 윈도우 크기의 값을 가변하여 시뮬레이션을 수행하고 이를 통하여 검출 성능에 미치는 영향을 분석한다.

• 한국정보통신학회논문지
• /
• 제10권5호
• /
• pp.910-920
• /
• 2006

본 논문에서는 평탄 페이딩과 근거리/원거리 현상이 존재할 때 안테나 어레이를 사용하는 DS-CDMA 신호의 코드 타이밍을 추정하는 문제를 다루고자 한다. 페이딩 과정의 시변 페이딩 특성을 보다 잘 활용할 수 있도록 DS-CDMA 시스템에 대한 희망하는 사용자의 코드 타이밍을 추정하는 최대가능성 알고리즘을 유도한다. 코드 타이밍 추정기의 개발에 있어서 주어진 관찰 비트들을 포함하는 윈도우를 각각의 부-윈도우가 충분히 큰 길이를 갖도록 나눈다. 제안된 방법은 채널 페이딩의 일관성 시간과 연관된 똑같은 크기를 가지는 부-윈도우들을 이용한다. 또한 페이딩 속도를 추정하지 않고 충분히 긴 관찰 비트들을 두 개의 연속적 인 부-윈도우로 나누는 방법을 대안으로 제시한다. 알고리즘의 유도과정은 공간적으로 상관성이 있는 다중안테나를 바탕으로 한다. 공간적인 페이딩 상관성이 제안된 알고리즘의 동기 획득 및 평균 동기 획득 성능에 미치는 영향을 분석한다.

• 한국정보통신학회논문지
• /
• 제15권8호
• /
• pp.1727-1734
• /
• 2011

본 논문에서는 잉크젯 프린터의 고품질 인쇄 및 인쇄 속도 향상을 위하여 헤드 노즐로부터 분사된 잉크 액적의 위치 제어 정밀도를 향상할 수 있는 방법을 제안한다. 샤프트를 따라 이동하고 있는 캐리지에 탑재된 잉크젯 프린터 헤드의 노즐로부터 분사 신호에 동기되어 분사된 액적의 운동 방정식을 수립하고 이로부터 액적이 용지에 도달하는 궤적을 모델링하여 탄착지점을 예측함으로써 분사 액적을 원하는 지점에 정확하게 탄착시키도록 액적 분사 신호의 타이밍을 제어하는 방법을 제안한다. 캐리지의 위치 신호와의 단순 동기에 기반을 둔 기존의 분사 제어 방법에 비해 본 논문에서 제안하는 방법은 이동하는 캐리지의 속도를 고려하여 분사 타이밍을 보상하므로 캐리지의 속도 변동에 대해서도 보다 정확한 위치 제어가 가능하여 고품질 인쇄를 구현할 수 있을 뿐만 아니라 방향 전환을 위한 가감속 구간에서도 프린팅을 가능하게 하므로 동일한 인쇄 영역에 대해서 캐리지의 이동 경로가 짧아져 인쇄 속도를 향상시킬 수 있다.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.575-583
• /
• 2013

애드 혹 네트워크에서 반딧불 영감을 받은 접근 방식을 사용하는 분산 타이밍 동기 기술을 연구한다. 노드가 직교주파수분할다중접속 무선 인터페이스에서 통신하는 패킷 기반 통신을 하는 다중 반송파 시스템에 잘 적용될 수 있도록, 펄스의 결합진동자 이론에 기반한 반딧불 동기 알고리즘을 재조명한다. 주요 결과로써, 네트워크 내 노드수 및 네트워크 위상과 같은 다양한 네트워크 변수가 주어질 때, 타이밍 동기화 시간을 최소화 하는 방식에서 결합 함수 및 검파 임계값을 최적 설계함으로써 새로운 동기 코드 검파기를 소개한다. 실제적인 네트워크 환경에서 동기 상태로의 수렴을 보이기 위해 컴퓨터 모의실험을 수행한다.

• 대한전자공학회논문지SD
• /
• 제47권8호
• /
• pp.47-55
• /
• 2010

본 논문에서는 고해상도 저전력 SAR 타입 ADC(아날로그 디지털 변환기)의 면적을 획기적으로 줄이기 위해서 역 다중화기 (Demultiplexer)와 카운터 (Counter)를 이용하는 타이밍 레지스터 (Timing register) 구조를 제안하였다. 전통적으로 사용되는 쉬프트 레지스터에 기반을 둔 타이밍 레지스터 구조는 해상도가 증가될수록 면적이 급격하게 증가하고, 또한 잡음의 원인이 되는 디지털 소비 전력도 증가되는 반면, 제안하는 구조는 해상도 증가에 따른 에러 보정 회로의 면적과 소비 전력 증가를 줄일 수 있다. 0.18 um CMOS 공정을 이용하여 제작하였으며, 제안한 타이밍 레지스터 구조를 이용하여, 기존 구조 대비 5.4배의 면적 감소와 디지털 전력 최소화의 효과를 얻을 수 있었다. 설계한 12 비트 SAR ADC는 11 비트의 유효 비트 (ENOB), 2 mW (기준전압 생성 블록 포함)의 소비전력과 1 MSPS의 변환 속도를 보였으며, 레이아웃 면적은 $1mm{\times}1mm$ 이었다.

• 한국통신학회논문지
• /
• 제38C권2호
• /
• pp.141-154
• /
• 2013

신호수신장치들간 시각 동기화는 TDoA를 이용한 위치 탐지에 있어 가장 중요한 전제 사항이 된다. 본 논문에서는 시스템의 시각동기 정확도를 위하여 고정밀도의 OCXO와 DPLL을 이용하여 원자 클럭을 사용하는 GPS 위성으로부터 수신되는 1 pps(pulse per second) 신호에 위상동기 되는 방식을 제안한다. GPS 기반 고정밀 타이밍 레퍼런스의 성능은 근본적으로 매우 우수한 장기간에 걸친 주파수 안정도(long-term frequency stability)를 갖는 GPS 타이밍 신호의 특성을 따라간다고 볼 수 있으며, GPS 타이밍 신호에 동기가 되면 0.001 ppb(part per billion) 급의 초정밀 타이밍 레퍼런스를 통해 시각 동기의 정확도를 향상시킨다. 제안하는, 향상된 시각 동기 정확도를 통해 TDoA 기반의 위치 탐지 기술에서의 측정 오차를 평가하고, 시각동기 오차 개선 방법이 TDoA 기반의 위치 측정 오차를 크게 개선함을 보인다.

• 대한전자공학회논문지SD
• /
• 제49권5호
• /
• pp.37-42
• /
• 2012

기존의 전류 스티어링 전하 펌프의 타이밍 부정합 감소를 위한 새로운 전하 펌프를 제안한다. 기존의 전류 스티어링 전하 펌프는 UP, DOWN 신호의 입력단에 NMOS를 사용하여 서로 다른 지연단 수를 갖게 된다. 제안한 전하 펌프에서는 DOWN 신호의 입력단에 PMOS를 사용함으로써 UP, DOWN 신호의 지연단 수를 동등하게 한다. 기존의 전류 스티어링 전하 펌프를 최적화하여 시뮬레이션한 결과 턴온과 턴오프에 대하여 지연시간의 차이는 각각 14ns, 6ns 이다. 반면에 제안한 전하 펌프는 타이밍 부정합이 향상되어 턴온과 턴오프에 대하여 지연시간의 차이는 각각 6ns, 5ns 이다. 타이밍 부정합의 감소로 인하여 기준 스퍼는 -26dBc에서 -39dBc로 줄어들었다. 제안하는 전하 펌프는 CMOS $0.18{\mu}m$ 공정을 사용하여 설계하였다. 측정 결과 전하 펌프 출력 전압 범위 0.3~1.5V에서 최대 1.5%의 전류 부정합을 보인다.