• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.980-986
• /
• 2002

하나의 클럭원으로 동기 되는 고속의 데이터 통신 시스템에서, 데이터와 클럭 사이의 다른 라우팅 경로나, 부품들의 다른 전달지연시간 또는 외부 잡음에 의한 데이터나 클럭의 불안정한 위상과 같은 여러 이유들로 인해 데이터를 잃어버릴 수가 있다. 본 논문에서는 이렇게 잃어버린 데이터를 탐지하고 원래의 데이터로 복원하여 보상 출력하는 기능을 갖는 디지털 회로를 제안하고 구현을 기술한다. 특히, 이러한 보상회로는 광 분야등과 같이 고속의 데이터 전송을 위한 통신 시스템에서 강한 안정성을 가지며 BER개선에 상당히 크게 영향을 준다. 이 회로는 Verilog HDL로 구현이 되었으며 통신 및 데이터 전송관련 디지털 ASIC구현에 기본적으로 응용이 가능하다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권3호
• /
• pp.216-223
• /
• 2005

컴퓨터 클럭은 자체의 불안정한 요소, 물리적 특성, 외부 환경의 요인, 사용자의 개입 및 시스템의 오류 요소로 인해 정확도와 안정도에 한계를 갖는다. 따라서 정밀한 시각 관련 처리가 필요한 시스템의 경우 표준 시각에의 동기화가 요구된다. 시각 동기의 목적은 분산 처리 시스템 상에 전역 시각 기저를 제공하는데 있다. 일단 이러한 시각 기저가 존재하게 되면, 분산 시스템 상에서 처리되는 일련의 작업들은 시각을 바탕으로 제어가 가능하기 때문이다. 본 논문은 인터넷 기반 분산 환경에서 시각 동기를 위한 임베디드 시스템의 설계 및 구현에 대해 제시한다. 시스템은 참조 시각원으로 GPS(Global Positioning System)를 사용하고, NTP(Network Time Protocol)를 통해 표준시(UTC: Universal Time Coordinated)를 제공함으로써 분산 시스템의 시각 동기를 이룬다. 이를 위해 안정적인 시각 유지 및 정확하고 정밀한 표준 시각 제공 요건을 만족하는 클럭 모델을 설계, 적용하였다. 네트워크 관리를 위해SNMP(Simple Network Management Protocol) 기반 private MIB(Management Information Base)를 정의하였고, 전체 시스템의 구현 및 성능 평가 결과도 제시하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 춘계학술발표논문집 (상)
• /
• pp.363-366
• /
• 2001

LILI-128 스트림 암호는 IMT-2000 무선단말간 데이터 암호화를 위하여 제안된 128-비트 크기의 스트림 암호방식이며, 클럭 조절형태의 채택에 따라 속도저하라는 구조적인 문제점을 안고 있다. 본 논문에서는 귀환/이동에 있어서 랜덤한 4개의 연결 경로를 갖는 4-비트병렬 $LFSR_{d}$를 제안함으로서 속도문제를 해결하였다. 그리고 ALTERA 사의 FPGA 소자(EPF10K20RC240-3)를 선정하여 그래픽/VHDL 하드웨어 구현 및 타이밍 시뮬레이션을 실시하였으며, 50MHz 시스템 클럭에서 안정적인 50Mbps (즉, 45 Mbps 수준인 T3급 이상, 설계회로의 최대 지연 시간이 20ns 이하인 조건) 출력 수열이 발생될 수 있음을 확인하였다. 마지막으로, FPGA/VHDL 설계회로를 Lucent ASIC 소자 ($LV160C,\;0.13{\mu}m\;CMOS\;&\;1.5v\;technology$)로 설계 변환 및 타이밍 시뮬레이션한 결과 최대 지연시간이 1.8ns 이하였고, 500 Mbps 이상의 고속화가 가능함을 확인하였다.

• 전자공학회논문지SC
• /
• 제44권1호
• /
• pp.74-84
• /
• 2007

본 논문에서는 기존의 DLL 지연 시간 잠금 범위를 확장하기 위해 새로운 이중 루프 DLL을 제안하였다. 제안한 DLL은 Coarse_loop와 Fine_loop를 포함하고 있으며, 와부 클럭과 2개의 내부 클럭 사이의 초기 시간차를 비교하여 하나의 루프를 선택하여 동작하게 된다. 2개의 내부 클럭은 VCDL의 중간 출력 클럭과 최종 출력 클럭이며 두 클럭의 위상차는 $180^{\circ}$이다. 제안한 DLL은 일반적인 잠금 범위 밖에 있을 경우 Coarse_loop를 선택하여 잠금 범위 안으로 이전 시킨 후 Fine_loop에 의하여 잠금 상태가 일어난다. 따라서 제안한 DLL은 harmonic lock이 일어나지 않는 한 항상 안정적으로 잠금 과정이 일어날 수 있게 된다. 제안한 DLL이 사용하는 VCDL은 두 개의 제어 전압을 받아 지연 시간을 조절함으로 일반적인 다 적층 currentstarved 형태의 인버터 대신에 TG 트랜지스터를 이용하는 인버터를 사용하여 지연 셀을 구성하였다. 새로운 VCDL은 종래의 VCDL에 비하여 지연시간 범위가 더욱 확장되었으며, 따라서 제안한 DLL의 잠금 범위는 기존의 DLL의 잠금 범위보다 2배 이상 확장되었다. 본 논문에서 제안한 DLL 회로는 0.18um, 1.8V TSMC CMOS 라이브러리를 기본으로 하여 설계, 시뮬레이션 및 검증하였으며 동작 주파수 범위가 100MHz${\sim}$1GHz이다. 또한, 1GHz에서 제안한 DLL의 잠금 상태에서의 최대 위상 오차는 11.2ps로 높은 해상도를 가졌으며, 이때 소비 전력은 11.5mW로 측정되었다.

• 정보보호학회논문지
• /
• 제11권3호
• /
• pp.23-32
• /
• 2001

LILI-128 스트림 암호는 클럭 조절형 스트림 암호방식이며, 이러한 구조는 동기식 논리회로 구현시 속도가 저하되 는 단점이 있다. 즉, 클럭 조절형인 LFSRd는 외부 클럭보다 1~4 배 높은 클럭을 요구하기 때문에 동일한 시스템 클 럭 하에서는 데이터 전송속도에 따른 시스템 성능이 저하된다. 본 논문에서는 귀환/이동에 있어서 랜덤한 4개의 연결 경로를 갖는 4-비트 병렬 LFSRd를 제안하였다. 그리고 ALTERA 사의 FPGA 소자(EPF10K20RC240-3)를 선정하여 그래 픽/VHDL 하드웨어 구현 및 타이밍 시뮬레이션을 실시하였으며, 50MHz 시스템 클럭에서 안정적인 50Mbps (즉, 45 Mbps 수준인 T3급 이상, 설계회로의 최대 지연 시간이 20ns 이하인 조건) 출력 수열이 발생될 수 있음을 확인하였다. 마지막으로, FPGA/VHDL 설계회로를 Lucent ASIC 소자 (LV160C, 0.13$\mu\textrm{m}$ CMOS & 1.5v technology)로 설계 변환 및 타이밍 시뮬레이션한 결과 최대 지연시간이 1.8ns 이하였고, 500 Mbps 이상의 고속화가 가능함을 확인하였다.

• 한국통신학회논문지
• /
• 제21권12호
• /
• pp.3235-3245
• /
• 1996

이산스펙트럽(Spread Spectrum) 통신 시스템에 사용되는 DDFS(Direct Digital Frequency Synthesizer)는 짧은 천이시간과 광대역의 특성을 요구하고, 전력소모도 적어야 한다. 이를 위해서 본 연구의 DDFS는 파이프라인 구조의 위상 가산기와 4개의 sine ROM을 병렬로 구성하여, 단일 sine ROM으로 구성된 DDFS에 비해 처리 속도를 4배 개선하였다. 위상 가산기의 위상 잘림으로 나빠지는 스펙트럼 특성은 위상 가산기 구조와 같은 잡음 정형기를 사용하여 보상하였고, 잡음 정형기의 출력 중 상위 8-bit만을 sine ROM의 어드레스로 사용하였다. 각각의 sine ROM은 사인 파형의 대칭성을 이용하여, 0 ~ $\pi$/2 사인 파형의 위상, 진폭 정보를 저장함으로 0 ~ 2$\pi$ 사인 파형의 정보를 갖는 sine ROM에 비해 크기를 크게 줄였고, 어드레스의 상위 2-bit를 제어 비트로 사용하여 2$\pi$의 사인 파형을 조합했다. 입력 클럭을 1/2, 1/4로 분주하여, 1/4 주기의 낮은 클럭 주파수로 대부분의 시스템을 구동하여, 소비 전력을 감소시켰다. DDFS 칩은 $0.8{\mu}$ CMOS 표준 공정의 게이트 어레이 기술을 이용ㅇ하여 구현하였다. 측정 결과 107MHz의 구동 클럭에서 안정하게 동작하였고, 26.7MHz의 최대 출력 주파수를 발생시켰다. 스펙트럼 순수도(Spectral purity)는 -65dBc이며, tuning latency는 55 클럭이다. DDFS칩의 소비 전력은 40MHz의 클럭 입력과 5V 단일 전원을 사용하였을 때 276.5mW이다.

• 한국통신학회논문지
• /
• 제38B권7호
• /
• pp.564-571
• /
• 2013

최근 무선 네트워크 기술이 많이 발전됨에 따라 많은 단말과 애플리케이션들은 무선 네트워크를 기반으로 연구되고 있다. 무선 네트워크는 유선 네트워크에 비해 편의성, 유동성, 확장성과 저렴한 가격으로 인하여 많이 사용되고 있지만, 안정성이 떨어지므로 실시간 제어시스템에서의 적용은 제한적이다. 무선 제어시스템에 있어서 가장 중요한 것은 클럭 동기화이다. 비록 기존 유선 네트워크와 무선 네트워크에서 많은 동기화 기법들이 제안 되었지만, 이러한 기법들은 무선 제어 시스템에 직접적으로 적용하기에는 부적절하다. 이에 본 논문에서는 무선 제어 시스템에서의 동기화 문제를 제기하고, 무선 네트워크의 특성들을 이용하여 클럭 동기화 기법을 제안하였다. 이와더불어 제안 알고리즘의 성능 분석을 위한 모의실험을 수행하였고, 기존 동기화 기법과 제안한 기법을 패킷 손실과 패킷 손실을 제외한 환경에서 비교 분석하였다.

• 한국통신학회논문지
• /
• 제19권11호
• /
• pp.2160-2169
• /
• 1994

동기식통신망의 클럭들에서 발생되는 위상시간에러(phase time error)의 성분은 주로 플리커잡음(flicker noise)및 랜덤워크잡음(random-walk noise)이다. 본 논문에서는 먼저 주파수 안정도에 대한 측정표준을 설명하였다. 그리고 백색잡음으로부터 플리커잡음 및 랜덤워크잡음을 디지털 컴퓨터상에서 생성시킬 수 있는 알고리즘을 소개하였는데, 특히 플리커잡음에 대해서는 단수(stage number) N, 시정수비(time constant ratio) K와 플리커잡음생성대역폭의 관계를 예를 들어 규명하였다. 동기식망에서 발생되는 위상시간에러를 실제 측정한 결과에 따라서 이 알고리즘을 이용하여 컴퓨터로 클럭의 위상시간에러를 시뮬레이션하였다.

• 한국컴퓨터정보학회논문지
• /
• 제13권1호
• /
• pp.175-183
• /
• 2008

네트워크에서 QoS(quality of Service) 제공 기술은 양단간 네트워크 경로의 안정성과 성능의 정도를 나타내는 QoS 척도에 대한 실제 측정에 기반을 두고 있다. QoS 척도 중에서 특히 단방향 지연의 측정은 양단간 두 측정 지점간의 클럭(clock) 동기가 선행되어야 한다. 하지만, 네트워크에서 모든 단말 또는 호스트(host) 사이에는 절대적 또는 상대적인 시간 차이가 존재한다. 본 논문에서는, 단방향 지연 단방향 지연 변이와 일주 지연(round-trip time: RTT) 간의 관계식을 새롭게 유도하여 추정 오류가 일주지연의 사분의 일 이하가 됨을 수학적으로 보여주며, 이를 이용한 단방향 지연과 클럭 오프셋(offset)의 추정 기법을 제안하고 실험을 통하여 본 제안의 유용성을 보여준다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.461-463
• /
• 2018

본 논문에서는 동기식 광 네트워크 SDH(Synchronous Digital Hierarchy)망의 장거리 무선 전송을 위해 필요한 연동 장치를 연구하였다. SDH 방식의 기본 전송단위인 STM-1 신호와 155Mbps급 Synchronous Etherenet의 무선 전송 구현 및 측정 방법을 제안한다. STM-1 전송과 Synchronous Ethernet 전송을 위해 클럭 동기 회복 기능을 제공하며, 안정적인 동기 확보를 위해 예비 클럭 전환 기능을 설계 하였다.