• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.985_986
• /
• 2009

LED 조명시스템의 구동드라이브는 크게 1단 방식과 2단 방식으로 구분할 수 있다. 1단 방식은 경제성은 있으나 LED 출력제어에 역률 보정을 하지 못하는 반면, 2단 방식은 LED 출력제어와 함께 역률 보정은 가능하나 회로가 복잡하여 경제성에 약점을 안고 있다. 본 논문에서는 입력측 역률을 개선하고 고조파 발생을 억제하기 위한 능동역률 개선회로와 함께 능동 클램프 방식의 플라이백 컨버터 방식을 이용하여 2차측 출력을 동시에 제어할 수 있는 단일단 형태의 구동 드라이브를 구성하여 시뮬레이션과 실험을 통해 제작 단가 절감 효과와 시스템 효율 향상을 검증하였다.

• Proceedings of the KIEE Conference
• /
• 2001.07b
• /
• pp.620-622
• /
• 2001

자성체 코어의 비선형 특성을 이용하여 DC와 AC 전류를 측정하는 Zero-Flux Current Transformer는 정밀 전류 측정용으로 많이 연구되고 있다. Zero-Flux Current Transformer는 DC 대전류 측정에 합당하며 저 전류 측정에 사용될 경우 소모전류, 안정되고 첨예한 필터 제작, magnetic modulator에 의한 zero point drift, 자화 전류가 비대칭일 때 출력 등과 같은 문제가 해결되어야 한다. 그리고 상용으로 사용하기 위하여 Hand-Held Type으로 제작되어야하며 동작시의 소모전류가 작고 정확도가 우수하여야 한다. 본 연구에서는 자화 전류가 비대칭일 때 출력을 zero로 만들기 위하여 사용하는 필터와 복잡한 회로로 구성된 magnetic modulator 부분을 여러개의 peak detector를 사용하여 AC와 DC를 측정하는 클램프미터를 개발하였으며 그 특성에 대한 내용을 기술하였다.

• Proceedings of the KIPE Conference
• /
• 2002.07a
• /
• pp.374-377
• /
• 2002

This paper presents dynamic analyses and control design of the current-mode controlled active-clamp forward-flyback converter. The circuit averaging technique is used to extract the small-signal circuit model for the power stage From the small-signal circuit model of the power stage, the open-loop transfer functions are derived and used for the compensation design. The analysis results are verified using an experimental converter that delivers a 3.3V/10A output from a $40\~60V$ input source.

• Proceedings of the KIPE Conference
• /
• 2008.06a
• /
• pp.213-215
• /
• 2008

본 논문에서는 수 kW급 이상의 연료전지 응용을 위한 고효율 전압원 3상 DC-DC 컨버터를 제안한다. 제안한 컨버터는 전압원 컨버터임에도 작은 턴비(기존 풀브리지의 1/2 이하)를 가지며 입 출력 전류 리플이 작다. 또한 클램프 회로의 동작으로 다이오드 서지전압 제거는 물론 저전압측 순환전류를 큰 폭으로 감소시켜 스위치의 도통손실과 변압기의 동손을 최소화하였고 전 부하영역에서 하측 스위치의 ZVZCS를 성취하여 스위칭 손실을 최소화 하였다. 또한 유효 듀티를 증가시켜 누설인덕턴스에 의한 듀티 손실을 보상하였다. 본 논문에서는 제안하는 컨버터의 동작원리를 서술하고 1.5kW Prototype을 제작하여 실험을 통해 본 방식의 타당성을 검증하였다.

• The Transactions of the Korean Institute of Electrical Engineers B
• /
• v.51 no.10
• /
• pp.595-600
• /
• 2002

This paper presents the analyzed results of dynamic characteristics including steady state characteristics of the boost input type ZVS converter using the active clamp circuit by the state space averaging method. From the results, it can be seen that the converter has the 5th order transfer functions and the stable closed loop characteristic is obtained by using the compensated error amplifier with 2-pole and 1-zero. The validity of all analyzed results are verified by measurement.

• The Transactions of the Korean Institute of Electrical Engineers B
• /
• v.53 no.8
• /
• pp.517-524
• /
• 2004

In this paper, a novel zero-voltage-switching(ZVS) resonant DC-DC converter is proposed. It is composed of two symmetrical active-clamped circuits, the converter can be achieve ZVS in each switches. Also, active clamp capacitor ratios($\alpha$) of proposed circuit can be reduce a peak stress of switching voltage for each main switch. Simulation results using Pspice 9.2 ver and $C^{++}$ characteristic analysis show a provement for the validity of theoretical analysis. The analysis of the proposed Current-Fed Push Pull type DC-DC converter is generally described by using normalized parameter, and achieved an evaluated characteristic values which is needed to design a circuit. We confirm a rightfulness theoretical analysis by comparing a theoretical values and experimental values obtained from experiment using MOSFET as switching devices.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.36-37
• /
• 2017

본 논문에서는 120Hz 맥동 전류를 제거한 단일단 인터리브드 차량탑재형 충전기를 제안한다. 기존 단일단의 문제점인 출력의 저주파 성분을 제거하기 위해서 DCM 동작과 추가적인 APF(Active Power Filter) 회로로 구성되었다. 추가된 APF로 인해 클램프 커패시터는 전해커패시터가 아닌 필름커패시터로 대체 하면서도 출력의 저주파 성분을 제거할 수 있고 부피 역시 감소시킬 수 있다. 또한 인터리빙효과와 DCM 동작으로 인하여 입력필터의 부피를 감소시키고 전류 불균형 상황을 방지할 수 있다.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2003.11a
• /
• pp.311-314
• /
• 2003

In this paper, proposed circuit proposes that Active-Clamp-Circuits basis of a current-fed inverter linked type high frequency resonant dc-dc converter of conventional. and the paper the most of characteristics of the reduced high voltage stress main switches with active clamp circuits and output current constant with the resonant part consists of L, C resonant tank circuit. Also, the capacitor (C$_1$, C$_2$) connected in switches are a common using by resonance capacitor and ZVS capacitor. and circuit analysis used state equation of each part modes. Also we conform a rightfulness theoretical analysis by comparing a parameters values and simulation values obtained from simulation using Power MOS-FET as switching devices.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.13 no.2
• /
• pp.119-127
• /
• 2008

In this paper, the modular line-connected photovoltaic PCS (photovoltaic power conditioning system) is proposed. A step-up DC-DC converter using a active-clamp circuit and a dual series-resonant rectifier is proposed to achieve a high efficiency and a high input-output voltage ratio efficiently. An IncCond (incremental conductance) MPPT (maximum power point tracking) algorithm that improves MPPT characteristic is used. The PV module current is estimated without using a DC current sensor. By control a inverter using a linearized output current controller, a unity power factor is achieved. All algorithms and controllers are implemented on a single-chip microcontroller and the superiority of the proposed DC-DC converter and controllers is proved by experiments.

• Journal of IKEEE
• /
• v.17 no.3
• /
• pp.378-384
• /
• 2013

We have investigated the electrical characteristics of SCR(Silicon Controlled Rectifier)-based ESD power clamp circuit with high holding voltage and dual-directional ESD protection cells for a whole-chip ESD protection. The measurement results indicate that the dimension of n/p-well and p-drift has a great effect on holding voltage (2V-5V). Also A dual-directional ESD protection circuit is designed for I/O ESD protection application. The trigger voltage and the holding voltage are measured to 5V and 3V respectively. In comparison with typical ESD protection schemes for whole-chip ESD protection, this ESD protection device can provide an effective protection for ICs against ESD pulses in the two opposite directions, so this design scheme for whole-chip ESD protection can be discharged in ESD-stress mode (PD, ND, PS, NS) as well as VDD-VSS mode. Finally, a whole-chip ESD protection can be applied to 2.5~3.3V VDD applications. The robustness of the novel ESD protection cells are measured to HBM 8kV and MM 400V.