• 제목/요약/키워드: 코드 최적화

검색결과 480건 처리시간 0.027초

전자력 발사기의 최적 구조 설계 (Optimal Structural Design for the Electro-magnectic Launcher)

  • 이영신;안충호
    • 전산구조공학
    • /
    • 제9권2호
    • /
    • pp.143-151
    • /
    • 1996
  • 구조 및 전기적 제약조건을 고려한 전자력 발사기의 최적설계에 대해 연구하였다. 펄스형 대전류가 흐르는 발사기의 단면적이 최소화되었으며 각 요소(레일, 측면벽, 세라믹 및 강철)의 허용응력과 예하중을 고려하였다. 전기적 제약조건은 발사기의 성능을 저하시키는 와전류 효과를 방지하기 위한 세라믹의 두께로 정하였다. 90mm발사기의 설계에서 응력해석과 최적화는 ANSYS코드를 사용하여 수행되었다. 예하중을 받는 최적설계에서는 예하중을 받지 않는 최적설계보다 53%의 단면적이 감소되었다. 레일의 원호각이 45.deg.일때 발사기의 성능이 가장 양호하다. 레일의 원호각이 45.deg.일때 Fahrenthold 연구결과와 비교하여 9%의 변형량 감소와 10.4%의 변형량 감소를 얻었고, 예하중도 186Mpa에서 59.8Mpa로 감소되었다. 연구결과는 설계 요구조건을 충분히 만족시켜 주고 있음을 보여 주었다.

  • PDF

수평자세 맞대기 TIG 초층용접에서 최적용접조건의 선정에 관한 연구 (A Study on the Optimal Welding Condition for Root-Pass in Horizontal Butt-Joint TIG Welding)

  • 정성훈;김재웅
    • 대한기계학회논문집A
    • /
    • 제41권4호
    • /
    • pp.321-327
    • /
    • 2017
  • 본 연구에서는 수평 자세에서의 TIG 용접 시 반응표면법(RSM)을 이용하여, 최적의 이면비드 형상을 구하는 연구를 진행하였다. 입력변수로는 베이스 전류, 피크 전류, 용접속도를 선정하였고, 이면비드 폭을 용접품질에 관한 출력변수로 하여 목표값을 5.4 mm로 설정하였다. Box-Behnken 실험계획법에 따라 실험을 진행하였고, 비드 폭에 관한 2차 회귀모형을 구한 후, F-테스트를 이용하여 회귀모델을 검정하였다. 그리고 망목특성의 호감도 함수를 사용하여 이면비드 형상을 평가함으로써 최적화를 수행하였다. 이렇게 도출된 최적의 용접조건은 코드화된 값으로 베이스 전류; 0.9204, 피크 전류; 0.8676, 용접속도; 0.3776이었다. 검증실험 결과 목표값에 근접한 5.38 mm의 이면비드 폭을 얻을 수 있었다.

매개변수 환경설정에 따른 타조의 외부합병정렬 성능 연구 (External Merge Sorting in Tajo with Variable Server Configuration)

  • 이종백;강운학;이상원
    • 정보과학회 논문지
    • /
    • 제43권7호
    • /
    • pp.820-826
    • /
    • 2016
  • 거대한 데이터로부터 가치 있는 정보를 추출해 내는 빅데이터 기술의 필요성은 나날이 커지고 있다. 빅데이터 분석을 위해 사용되는 하둡 시스템은 맵리듀스를 통해 데이터를 처리하였으나, 맵리듀스 프레임워크는 코드 재사용성의 한계, 질의 최적화 기술의 부재 등의 단점을 보인다. 이를 극복하기 위해 SQL-on-Hadoop이라 불리는 하둡 기반의 SQL 질의 처리 기술이 주목받고 있다. SQL-on-Hadoop 기술 중 타조(Tajo)는 국내 개발진이 주축이 되어 개발되었다. 타조는 데이터 분석을 위해 외부합병정렬 알고리즘을 사용하며, 정렬 연산에 영향을 주는 매개변수로 정렬 버퍼 사이즈와 팬-아웃을 가진다. 본 논문은 타조의 정렬 연산에 영향을 미치는 매개변수인 정렬 버퍼 사이즈와 팬-아웃 값에 따른 정렬의 성능 차이를 보인다. 또한 측정한 성능에 대하여 정렬 버퍼 사이즈가 증가함에 따른 CPU 캐시 미스의 비율 증가, 팬-아웃에 따른 합병 단계 수의 변화가 성능 차이의 원인임을 보인다.

CFD를 이용한 굴착용 천공드릴비트의 유로 최적화에 관한 연구 (Optimization of Flow Path of Drill Bit Using CFD Simulation)

  • 송창헌;권기범;박진영;신대영;조정우
    • 터널과지하공간
    • /
    • 제22권4호
    • /
    • pp.257-265
    • /
    • 2012
  • 본 연구에서는 드릴비트 내부 유로의 최적설계를 위하여 암분유동해석을 수행하였다. 이를 위해 암분과 기체의 다상유동해석이 가능한 전산유체역학 코드인 Star-CCM+을 사용하였다. 실제 천공시험으로부터 획득한 결과값을 기체 및 암분의 해석조건으로 적용하였다. 내부 유로 설계에 관련된 핵심인자를 3가지로 결정한 후, 다구찌 기법을 활용한 실험계획법으로부터 3가지 설계인자에 대한 최적값을 조사하였다.

차량워셔액 가열시스템에서 충전재 및 유로의 재질에 따른 열전달 특성 연구 (Heat transfer characteristics with materials of the filler and flow path in vehicle washer heater system)

  • 차우섭;김태권
    • 한국산학기술학회논문지
    • /
    • 제15권5호
    • /
    • pp.2628-2634
    • /
    • 2014
  • 동절기에 차량 전면유리의 결빙이나 이물질을 제거하기 위하여 워셔액 가열시스템 적용이 점차 늘어나고 있다. 이 워셔액 가열 시스템은 짧은 시간동안 목표온도까지 워셔액이 가열되도록 설계되어야 한다. 본 연구에서는 급속하게 워셔액을 가열하기 위하여 차량 워셔액 가열 시스템의 내부 부품의 재질에 따라 열전달 특성을 해석하였다. 해석을 위해 열유동 전산해석에서 사용하고 있는 CFD(Computational Fluid Dynamics) 상용코드인 ANSYS-FLUENT 소프트웨어를 이용하였다. 본 모델은 3차원 비정상상태의 축대칭 모델로 Fluent에서 제공하는 압력기반(Pressure-Based) 기법 중의 하나인 Coupled 기법을 적용하였다. 이 결과를 통하여 충전재 및 유로의 최적화된 재질을 찾게 되었다. 충전재 재질은 낮은 밀도를 가진 공기가 실리콘카바이드보다 빠르게 가열되었다. 유로재질은 니켈보다 열전달계수가 약 4배 정도 큰 구리가 내부에 열을 균일하게 전달되어 메탄올의 가열 시간을 단축하여 효율이 더 높게 나왔다.

DSP(Digital signal proccesor)를 이용한 산업현장에서의 안전모 미착용 인식 기술 (Recognizing that a person doesn't put on a safety cap using DSP.)

  • 이용욱;송강석;정무일;임철후;문성모
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2009년도 추계학술대회
    • /
    • pp.530-533
    • /
    • 2009
  • 본 연구는 DSP(Digital signal processor)상에서 영상 처리 기술을 이용한 안전모 미착용 인식 기술을 개발한다. 이는 산업 현장에 배치된 영상 입력 장치를 통해 입력된 영상을 영상 처리하고, 안전모를 미착용한 사람이 발견될 경우 감독관에게 해당 인식 결과를 전송하여 조치를 취함으로써 만약의 사고 발생시 안전모를 착용하지 아니하여 발생할 수 있는 추가적인 인명피해를 미연에 방지한다. 안전모 미착용을 인식하기 위해서는 입력된 영상에서의 오브젝트 추출, 노이즈 제거, 사람/사물 판단, 머리 영역 추출, HSV 색공간을 이용한 안전모 착용 유/무 판단 등의 과정을 거친다. 영상입력 및 영상처리는 DSP를 이용해 처리하고 알고리즘의 속도 개선을 위하여 C언어 기반의 코드를 DSP가 제공하는 고유 함수(Intrinsics)들을 이용하여 최적화 한다.

  • PDF

망분리 네트워크 상황에서 사이버보안 취약점 실시간 보안관제 평가모델 (Real-time security Monitroing assessment model for cybersecurity vulnera bilities in network separation situations)

  • 이동휘;김홍기
    • 융합보안논문지
    • /
    • 제21권1호
    • /
    • pp.45-53
    • /
    • 2021
  • 망분리 네트워크에서 보안관제를 할 경우 내부망 또는 위험도가 높은 구간에서는 평시 이상징후 탐지가 거의 이루어지지 않는다. 그렇기 때문에 보안 네트워크 구축 후 최적화 된 보안구조를 완성하기 위해서 망분리된 내부방에서의 최신 사이버 위협 이상징후를 평가할 수 있는 모델이 필요하다. 본 연구에서 일반 네트워크와 망분리 네트워크에서 발생하는 사이버 취약점과 악성코드를 데이터셋으로 발생시켜 평가하여, 망분리 내부망 사이버 공격에 위협 분석 및 최신 사이버 취약점을 대비 할 수 있게 하고, 특성에 맞는 사이버 보안 테스트 평가 체계를 구축하였다. 이를 실제 망분리 기관에 적용 가능한 평가모델을 설계 하고, 테스트 망을 각 상황별로 구축하여 실시간 보안관제 평가 모델을 적용하였다.

GPIO를 사용한 RaspberryPi 보드 제어 (RaspberryPi board control with GPIO)

  • 이성진;최철길;최병윤
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2014년도 춘계학술대회
    • /
    • pp.429-431
    • /
    • 2014
  • 라즈베리 파이는 영국 라즈베리 파이(Paspberry Pi) 재단에서 만든 초소형/초저가 PC이며 교육용 프로젝트의 일환으로 개발되었다. RCA 연결 잭을 가지고 있으며 2012년 3월에 출시되어 1시간만에 모두 매진되기도 했다. 라즈베리 파이는 리눅스 커널 기반 운영체제를 사용하여 Raspbian이라는 라즈베리 파이에 최적화된 데비안 계열의 무료 운영체제를 주로 사용하고 있다. 현재 라즈베리 파이는 큐비 보드와 함께 IoT 분야에서 상당히 각광받고 있으며 큐비 보드보다 많은 자료를 보유하고 있다. 아두이노는 상당히 쉬운 접근을 허용하지만 avr의 접근성 및 코드 연계등이 불가능하여 모든 커스터마이징을 라이브러리로만 해결해야하는 단점이 존재한다. 라즈베리파이는 라즈비안을 사용하며 가격이 저렴하지만 입출력이 작은 한계점이 존재한다. 그래서 이 둘의 결합을 위해 GPOI를 사용한 하드웨어 제어를 생각하게 되었다. 본 논문에서는 GPIO를 사용한 RaspberryPi 보드를 제어하기 위해 Cooking Hacks 실드를 사용하여 입출력이 부족한 라즈베리 파이 확장을 확인하였고 잘 동작됨을 검증하였다.

  • PDF

32-bit RISC-V 상에서의 사전 연산을 활용한 Fixslicing AES-CTR 속도 최적화 구현 (Implementation of Fixslicing AES-CTR Speed Optimized Using Pre-Computed on 32-Bit RISC-V)

  • 엄시우;김현준;심민주;송경주;서화정
    • 정보보호학회논문지
    • /
    • 제32권1호
    • /
    • pp.1-9
    • /
    • 2022
  • Fixslicing AES는 Bitsliced AES의 선형 계층에서 많은 Cycle이 발생하는 것을 최소화하기 위해 Shiftrows 단계를 생략한 기법으로 Bitsliced 기법 대비 30% 성능 향상을 보여준다. 하지만 생략된 Shiftrows를 보완하기 위해 코드량이 증가되기 때문에 Shiftrows를 절반만 생략한 Semi-Fixsliced와 완전히 생략한 Fully-Fixsliced로 나뉜다. 본 논문에서는 사전 연산 테이블 기법을 활용한 RISC-V 상에서의 Fixslicing AES의 CTR 모드 구현을 제안한다. CTR 모드의 특징을 활용하여 2-라운드 SubBytes 연산까지의 사전 연산을 통해 암호화 과정에서 2-라운드 SubBytes까지 생략한 빠른 암호화가 가능하다. 해당 기법을 활용하여 32-bit RISC-V 상에서 Semi-Fixsliced는 하나의 블록을 암호화하는 비용은 1,345 Cycle이며 기존 대비 7%의 성능 향상, Fully-Fixsliced는 1,283 Cycle 이며 기존 대비 9%의 성능 향상을 확인하였다.

64-bit ARM 프로세서 상에서의 블록암호 PIPO 병렬 최적 구현 (Optimized implementation of block cipher PIPO in parallel-way on 64-bit ARM Processors)

  • 엄시우;권혁동;김현준;장경배;김현지;박재훈;심민주;송경주;서화정
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2021년도 춘계학술발표대회
    • /
    • pp.163-166
    • /
    • 2021
  • ICISC'20에서 발표된 경량 블록암호 PIPO는 비트 슬라이스 기법 적용으로 효율적인 구현이 되었으며, 부채널 내성을 지니기에 안전하지 않은 환경에서도 안정적으로 사용 가능한 경량 블록암호이다. 본 논문에서는 ARM 프로세서를 대상으로 PIPO의 병렬 최적 구현을 제안한다. 제안하는 구현물은 8평문, 16평문의 병렬 암호화가 가능하다. 구현에는 최적의 명령어 활용, 레지스터 내부 정렬, 로테이션 연산 최적화 기법을 사용하였다. 구현은 A10x fusion 프로세서를 대상으로 한다. 대상 프로세서상에서, 기존 레퍼런스 PIPO 코드는 64/128, 64/256 규격에서 각각 34.6 cpb, 44.7 cpb의 성능을 가지나, 제안하는 기법은 8평문 64/128, 64/256 규격에서 각각 12.0 cpb, 15.6 cpb, 16평문 64/128, 64/256 규격에서 각각 6.3 cpb, 8.1 cpb의 성능을 보여준다. 이는 기존 대비 각 규격별로 8평문 병렬 구현물은 약 65.3%, 66.4%, 16평문 병렬 구현물은 약 81.8%, 82.1% 더 좋은 성능을 보인다.