• Journal of the Institute of Electronics and Information Engineers
• /
• v.52 no.4
• /
• pp.56-61
• /
• 2015

Ideal and stretch-out C-V curve were shown at high frequency using SiGe p-FinFET simulation. Average interface trap density can be extracted by the difference of voltage axis on ideal and stretch-out C-V curve. Also, interface trap density(Dit) was extracted by Terman's method that uses the same stretch-out of C-V curve with interface trap characteristic, and average interface trap density was calculated at same energy level. Comparing the average interface trap density, which was found by method using difference of voltage, with Terman's method, it was verified that the two methods almost had the same average interface trap density.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.284-284
• /
• 2012

본 연구에서는 다이오드 소자의 온도 증가에 따른 C-V 특성을 분석하였다. 180 kHz 주파수 조건에서 온도는 300 K에서 450 K까지 50 K 간격으로 가변하였다. 측정 결과 reverse bias 영역에서는 커패시턴스의 온도 의존성이 없었으나, forward bias 영역에서는 온도가 증가함에 따라 동일 전압에서의 커패시턴스가 증가하였다. 이로부터 온도가 증가 할수록 소자가 반전(inversion) 상태에서 축적(accumulation) 상태로 빨리 전환함을 확인하였으며, 1/C2-V 그래프로부터 온도 증가에 따른 전위장벽(Built-in potential, Vbi) 감소를 확인하였다. 전위장벽은 0.63 V에서 0.31 V로 온도 상승에 따라 약 0.1 V씩 감소하였다. 이는 energy band diagram에서 p-type 영역과 n-type 영역의 energy band 차가 감소해 공핍층 영역의 폭이 좁아짐을 의미한다. 공핍층의 두께 감소로 다이오드 전류의 급격한 증가뿐 아니라 위에서 언급한 바와 같은 C-V 특성을 보였다. 이번 연구에서는 기존의 보편화 된 I-V 측정을 통한 다이오드 소자 분석과는 달리 온도 변화에 따른 C-V 분석을 통해 소자 내부의 전위 장벽 및 공핍층 폭 감소에 따른 소자 특성 변화를 분석하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.442-442
• /
• 2010

공정 플라즈마 장치에서 이중 주파수법을 이용하여 실시간 유전박막 두께 측정법에 대한 보상연구를 하였다. 이중 주파수법은 유전박막과 플라즈마 쉬스를 간단한 전기적인 등가회로로 모델링하여 유전박막의 두께를 측정하는 방법이다. 이중 주파수법의 문제는 측정탐침의 인가전압에 따른 유전박막의 두께 측정치가 다르다는 점이다. 플라즈마 쉬스를 선형 저항만으로 등가하였기 때문에, 쉬스의 인가전압에 상관없이 쉬스 저항의 값이 일정하다는 가정이 존재한다. 그러나 쉬스 저항은 쉬스의 인가전압에 종속적이면서 비선형적인 특성을 갖는다. 측정 탐침에 출력 전압이 인가될 때 쉬스 양단에서 인가전압에 따른 쉬스의 등가저항의 비선형성을 고려하여 측정 탐침에 증착된 유전박막의 커패시턴스성분에 대한 방정식을 Numerical analysis로 풀어 유전박막의 두께 측정값을 보상하였다. 보상된 위의 방법으로 다양한 RF파워, 압력에 따라 $Al_2O_3$박막의 두께를 실시간으로 측정하여 비교하였다. 그 결과 이 방법은 낮은 플라즈마 밀도(${\sim}10^9cm^{-3}$)에서도 인가전압에 따른 유전 박막두께측정의 오차를 줄일 수 있었다.

• Journal of Advanced Navigation Technology
• /
• v.15 no.4
• /
• pp.596-601
• /
• 2011

This paper has presented research results for the switching mode class E frequency multiplier that has simple circuit structure and high efficiency. Frequency multiplication is coming from the nonlinearity of the active component, and this paper models the FET active component as a simple switch and some parasitics to analyze the characteristics. The matching component parameters for the class E frequency doubler have been derived with modeling the FET as a input controlled switch and some parasitics. A circuit simulator, ADS, is used to simulate the output voltage and current waveform and efficiency with the variation of the parasitic values. With 2.9GHz input and 2V bias, the drain efficiency has been decreased from 98% to 28% with changing the parasitic capacitance from 0pF to 1pF at 5.8GHz output, which shows that the parasitic capacitance CP has the most significant effect on the efficiency among the parasitics of FET.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.49 no.12
• /
• pp.194-200
• /
• 2012

In this paper, we proposed a SPICE model of high-voltage insulated gate bipolar transistor(IGBT). The proposed model consists of two sub-devices, a MOSFET and a BJT. Basic I-V characteristics and their temperature dependency were realized by adjusting various parameters of the MOSFET and the BJT. To model nonlinear parasitic capacitances such as a reverse-transfer capacitance, multiple junction diodes, ideal voltage and current amplifiers, a voltage-controlled resistor, and passive devices were added in the model. The accuracy of the proposed model was verified by comparing the simulation results with the experimental results of a 1200V trench gate IGBT.

• 한국정보통신설비학회:학술대회논문집
• /
• 2002.08a
• /
• pp.27-30
• /
• 2002

10-bit 해상도, 10MS/s의 ADC를 Stage 당 1.5-Bit의 Resolution을 가지는 Redundant signed digit(RSD) 방식의 파이프라인 구조를 이용하여 설계하였다. Error Correction Logic을 사용함으로써 비교기를 Coarse하게 설계하였고 잔류 전압 증폭기의 최적 Scaling을 통하여 일반적인 ADC에 비해 성능 저하 없이 효율적으로 소비 전력을 감소시켰다. 또한, Charge Pump의 선택적 사용을 통해 기생 커패시턴스의 영향을 최소화함으로써 잔류전압 증폭기의 출력 전압 특성을 향상 시켰다. 삼성 0.35u CMOS 공정 파라미터를 이용하여 입력 전압 $-1{\sim}1V$, 공급 전압 $-1.5{\sim}1.5V$에서 18.73mW로 설계하였으며 HSPICE로 시뮬레이션 하였다.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2001.07a
• /
• pp.157-160
• /
• 2001

APF optical link용 receiver를 하나의 바이폴라 칩으로 실현하기 위하여 수신파장 영역에서 고속.고감도 특성을 갖는 바이폴라 집적용 Si photodiode를 에피 두게 6$\mu\textrm{m}$(epi06)와 12$\mu\textrm{m}$(epi12)로 제작하고 이의 전기.광학적 특성을 조사하였다. 제작된 소자의 전기.광학적 특성을 -5 V의 동작전압에서 측정한 결과, 6 $\mu\textrm{m}$ 에피두께의 경우 접합커패시턴스와 암전류가 각각 4.8 pF와 2.6 pA로 나타났으며, 광신호 전류와 감도특성은 670 nm의 중심파장을 갖는 3.15 ㎼의 입사광 전력 아래에서 각각 0.568 $\mu\textrm{A}$와 0.18 A/W로 나타났다. 에피층의 두께가 12 $\mu\textrm{m}$의 경우 접합커패시턴스와 암전류는 각각 9.8 pF와 171.3 pA로 나타났으며, 광신호 전류와 감도특성은 3.679$\mu\textrm{A}$와 1.17 A/W로 나타났다. 제작된 두 소자는 적색 파장(λ$_{p}$=670nm)부근에서 최대 spectral response(λ$_{p}$=600nm at epi06, λ$_{p}$=700nm at epi12)를 보이고 있다.이고 있다.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.71-72
• /
• 2015

배터리의 랜들 등가회로 모델은 기본적으로, 전달 저항 Rct, 전기 이중층 커패시턴스 Cdl, 내부저항 Ri, 그리고 개방회로전압 Voc의 4가지 파라미터로 구성 된다. 본 논문은 실험에 의해 리튬이온 배터리의 모델링을 위한 기본적 4가지 파라미터를 추출하고 운전조건에 따른 특성을 분석한다. 분석 결과를 이용하여 본 연구자에 의하여 제작된 전기 스쿠터의 SOC(State of Charge)를 추정하는 알고리즘을 제안한다.

• Proceedings of the KIPE Conference
• /
• 2016.07a
• /
• pp.379-380
• /
• 2016

본 논문에서는 Z-소스 네트워크 기반의 배터리 시뮬레이터의 전압 제어기 설계를 위한 소신호 모델링을 수행하고 보드선도를 이용한 안정도 분석을 통한 전압 제어기 설계 방법을 제안하였다. 이를 통하여 인덕턴스와 커패시턴스에 따라 변하게 되는 시스템의 주파수 응답 특성을 고려하여 Z-소스 네트워크 기반의 배터리 시뮬레이터가 안정적으로 동작하도록 하는 전압 제어기의 제어 이득값을 선정하였다. 제안한 방법은 MATLAB을 이용한 안정도 분석을 통하여 검증되었다.

• The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.9 no.2
• /
• pp.117-117
• /
• 1995

본 논문에서는 콤팩트 형광램프용 Dimming형 전자식 안정기의 설계에 있어서, 인버터 공진탱크의 커패시턴스값을 변화시킬 때 전압이득곡선을 분석하여 최적의 회로정수를 결정하는 방법을 제안하였다. 또한 하프브리지 인버터회로의 회로정수에 대한 PSpice 시뮬레이션을 행하여 램프전압과 전류값을 구하였고, 실제 전자식 안정기를 제가하고 시동특성과 조광특성을 비교분석하였다. 시동특성은 일반 전자식 안정기와 거의 동일하였으며, 조광특성은 전체 광출력의 5%까지 안정동작되어, 제안된 방법이 뛰어남을 확인하였다.