• 한국전자통신학회논문지
• /
• 제16권3호
• /
• pp.477-484
• /
• 2021

본 연구를 통해 설계된 Portable ESS를 위한 4kW급 인버터는 휴대용에 걸맞게 수동소자(캐패시터, 인덕터 등)의 부피를 줄여 경량화 및 높은 전력밀도를 달성하고, MOSFET의 낮은 온저항을 통해 MOSFET의 열손실을 최소화하여 높은 효율을 달성할 수 있도록 했다. 또한, 높은 품질의 에너지 전달을 위해 현행 한전 영업업무처리지침기준에 따라 낮은 THDV를 가지도록 설계되어 왜곡이 낮은 정현파가 출력되도록 설계되었다.

• 한국통신학회논문지
• /
• 제19권10호
• /
• pp.1973-1981
• /
• 1994

본 논문에서는 위상 고정 루프 PLL(Phase Locked Loop)의 궤환 성질을 이용한 Ku-band(10.95-11.70GHz)용 위상고정 유전체 공진 발진기를 설계 및 제작하였다. 직렬 궤환형의 유전체 공진 발진기를 제작한 후, 발진기의 주파수를 전압 제어하기 위해 전압 가변 캐패시터로 작용하는 바랙터 다이오드를 사용하여 전압제어 유전체 공진 발진기를 구현하였다. 이와 같이 제작된 전압제어 유전체 공진 발진기에 샘플링 위상비교기를이용하여 위상고정 유전체 공진 발진기를 제작하였다. 위상고정 유전체 공진 발진기는 X-band 주파수 대역의 전압제어 유전체 공진 발진기 신호를 샘플링 위상 비교기를 이용하여 VHF 대역의 기준 신호에 위상고정시켜 높은 주파수 안정도를 얻는 것으로 유럽형 FSS(Fixed Satellite Service)를 위한 10.00 GHz를 구현하였다. 측정 결과 본 논문의 위상고정 유전체 공진 발진기는 전압제어 유전체 공진 발진기보다 높은 주파수 안정도를 보였으며, 10.00 GHz에서 출력전력 10 dBm 이상이었고 carrier로 부터 10 KHz 벗어난 점에서 -80dBc/Hz의 위상 잡음을 얻었다.

• 한국전자파학회논문지
• /
• 제23권3호
• /
• pp.343-354
• /
• 2012

본 논문에서는 무선 전력 전송을 위한 다양한 스파이럴 구조의 영자 공진기들을 설계하였다. 메타 물질 전송 선로의 영차 공진은 무한 파장의 특징을 가지기 때문에 공진기의 크기에 상관없이 디자인이 가능한 장점을 가진다. 또한, 무선 전력 전송에서 고효율의 전송 효율을 얻기 위해서는 공진기의 Q-factor와 공진기간의 결합 계수가 커야 한다. 따라서 제안된 영차 공진기들은 영차 공진을 유도하기 위해 스파이럴 형태의 인덕터와 집중 캐패시터 소자를 사용하였고, parametric study와 R, L, C 회로 분석을 통해 높은 Q-factor를 얻기 위한 최적의 디자인을 찾고자 하였다. 최적화된 공진기들은 기존의 스파이럴 공진기와 모의 실험을 통해 비교되었으며, 최적화된 공진기들 중 제작된 공진기의 크기는 $20cm{\times}20cm{\times}8cm$($0.009{\lambda}_0{\times}0.009{\lambda}_0{\times}0.004{\lambda}_0$)이고, 13.56 MHz 대역의 주파수와 40 cm 거리에서 80 %의 전송 효율이 측정되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.339-339
• /
• 2012

지난 몇 년 동안, 투명 비정질 산화물 반도체는 유기 발광 다이오드, 플렉서블 전자 소자, 솔라 셀, 바이오 센서 등 많은 응용분야에 연구되고 있다. 투명 비정질 산화물 반도체 그룹들 중, 특히 비정질 IGZO 박막 트랜지스터는 비정질 상태임에도 불구하고 높은 이동도와 낮은 동작 전압으로 훌륭한 소자 특성을 보인다. 이러한 고성능의 IGZO 박막 트랜지스터는 RF 마그네트론 스퍼터링이나 pulsed laser deposition과 같은 고진공 장비를 이용하여 이미 여러 그룹에서 제작되고 발표되었다. 하지만 진공 증착 시스템은 제조 비용의 절감이나 디스플레이 패널의 대면적화에 큰 걸림돌이 되고 있고, 이러한 문제점을 극복하기 위해서 용액 공정은 하나의 해결책이 될 수 있다. 용액 공정의 가장 큰 장점으로는 저온 공정이 가능하기 때문에 글라스나 플라스틱 기판에서 대면적으로 제작할 수 있고 진공 장비가 필요없기 때문에 제조 비용을 획기적으로 절감시킬 수 있다. 본 연구에서는 high-k 게이트 절연막과 IGZO 채널 층을 용액 공정을 이용하여 박막 트랜지스터를 제작하고 그에 따른 전기적 특성을 분석하였다. IGZO의 몰 비율은 In, Ga, Zn 순으로 각각 0.2 mol, 0.1 mol, 0.1 mol로 제작하였고, high-k 게이트 절연막으로는 Al2O3, HfO2, ZrO2을 제작하였다. 또한, 용액 공정 IGZO TFT를 제작하기 전, 용액 공정 high-k 게이트 절연막 캐패시터를 제작하여 그 특성을 분석하였다. 다양한 용액 공정 high-k 게이트 절연막 중, 용액공정 HfO2를 이용한 IGZO TFT는 228.3 [mV/dec]의 subthreshold swing, 18.5 [$cm^2/V{\cdot}s$]의 유효 전계 이동도, $4.73{\times}106$의 온/오프 비율을 보여 매우 뛰어난 전기적 특성을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.88-90
• /
• 2012

본 논문은 rail-to-rail 입력 범위를 가지는 10-bit 10-MS/s 비동기 축차근사형 (SAR: successive approximation register) 아날로그-디지털 변환기 (ADC: analog-to-digital converter)를 제안한다. 제안된 SAR ADC는 커패시터 디지털-아날로그 변환기 (DAC: digital-to-analog converter), SAR 로직, 그리고 비교기로 구성된다. 외부에서 공급되는 클럭의 주파수를 낮추기 위해 SAR 로직과 비교기에 의해 비동기로 생성된 내부 클럭을 사용한다. 또한 높은 해상도를 구현하기 위해 오프셋 보정기법이 적용된 시간-도메인 비교기를 사용한다. 면적과 전력소모를 줄이기 위해 분할 캐패시터 기반 차동DAC를 사용한다. 설계된 비동기 SAR ADC는 0.18-um CMOS 공정에서 제작되며, core 면적은 $420{\times}140{\mu}m^2$이다. 1.8 V의 공급전압에서 0.818 mW의 전력 소모와 91.8 fJ/conversion-step의 FoM을 가진다.

• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.135-144
• /
• 2003

본 논문에서는 고속 혼성모드 집적회로를 위한 온-칩(on-chip) CMOS 전류 및 전압 레퍼런스 회로를 제안한다. 제안하는 전류 레퍼런스 회로는 기존의 전류 레퍼런스 회로에서 부정확한 전류 값을 조정하기 위해 주로 사용되는 아날로그 보정 기법과는 달리 디지털 영역에서의 보정 기법을 사용한다. 또한, 제안하는 전압 레퍼런스 회로는 고속으로 동작하는 혼성모드 집적회로의 출력단에서 발생할 수 있는 고주파수의 잡음 성분을 최소한으로 줄이기 위해 고주파 신호 성분에 대해 작은 출력 저항을 볼 수 있는 구조의 레퍼런스 전압 구동회로를 사용한다. 이 레퍼런스 전압 구동회로는 전력 소모 및 칩 면적을 최소화하기 위해서 저 전력의 증폭기와 크기가 작은 온-칩 캐패시터를 사용하여 구현하였다. 제안하는 레퍼런스 회로는 0.18 um n-well CMOS 공정으로 설계 및 제작되었으며, 250 um x 200 um의 면적을 차지한다. 칩 제작 및 측정결과, 제안하는 전류 및 전압 레퍼런스 회로는 공급 전압 및 온도의 변화에 대해서 각각 2.59 %/V와 48 ppm/℃의 변화율을 보인다.

• 대한전자공학회논문지TC
• /
• 제39권9호
• /
• pp.35-43
• /
• 2002

본 논문에서는 협소한 갭이 있는 마이크로스트립 링의 특성을 분석하였으며, 이를 주파수가변(tunable) 마이크로파 밴드갭(Microwave bandgap：MBG) 구조로 제안하였다. 마이크로파 밴드갭(MBG)의 중심주파수는 링의 반지름에 의해 결정되었으며 링 공진기의 홀수 모드에 해당하는 주파수영역에서만 저지대역이 존재하였다. 제안된 마이크로스트립 MBG 링에서 저지대역은 링에 있는 협소한 갭에서 전자기파의 반사로 인해 형성되며 갭 사이에 부착한 리액티브 성분의 값을 변화시킴으로써 저지대역이 형성되는 영역을 결정 할 수 있다. 갭 사이에 부착한 캐패시터는 저지대역의 중심주파수를 낮은 주파수영역으로 이동시켰고 인덕터는 저지대역의 중심주파수를 높은 주파수영역으로 이동시키는 결과를 보였다. 이렇게 갭 사이에 배랙터(varactor)를 부착한 마이크로스트립 MBG 링은 마이크로파 스위치로 유용하게 사용 할 수 있을 것이다.

• 전자공학회논문지
• /
• 제53권11호
• /
• pp.66-70
• /
• 2016

본 논문에서는 심장박동 측정 레이더 송수신기용 24 GHz I/Q 발생기를 제안한다. 공정 변화에 따른 I/Q LO 신호간의 부정합 특성을 개선하기 위하여 인덕터와 캐패시터로 구성된 high-pass 위상천이기와 low-pass 위상천이기 기반 24 GHz I/Q LO 발생기를 제안하였다. 제안한 24 GHz I/Q 발생기는 LO 버퍼와 high-pass 위상천이기와 low-pass 위상천이기 구성된 24 GHz I/Q LO 발생기는 65 nm CMOS 공정에서 설계되었고, 전원 전압 1 V에서 8 mA의 전류를 소모하면서 24.05 GHz에서 24.25 GHz의 주파수 대역에서 7.5 dB의 전압 이득, 2.3 dB의 잡음 지수, 공정 및 온도 변화에 대해 0.1 dB의 I/Q 이득 부정합, 4.3도의 I/Q 위상 부정합의 성능을 보인다.

• 공업화학
• /
• 제27권4호
• /
• pp.449-454
• /
• 2016

본 연구에서는 구형의 폴리스티렌 구슬을 틀로 사용하여, 크기분포가 좁으면서 속은 비어있고 벽이 다공성인 구조의 탄소 마이크로 캡슐을 합성하였다. 폴리스티렌의 표면은 무기물인 실리카졸이 쉽게 입혀질 수 있도록 폴리비닐피롤리돈(PVP)을 코팅하여 변조하였다. PVP가 코팅된 PS 마이크로 입자표면에 SBA-16 졸을 부착시킨 다음, 실리카층에 존재하는 중간 크기의 세공 내에 탄소원을 채워 넣는 음각식 형뜨기법을 적용함으로써 속이 빈 구조의 탄소 마이크로캡슐을 제조하였다. 탄화과정을 거치고 틀로 사용한 다공성 실리카입자를 HF로 용해하면, 좁은 입자크기분포를 갖는 중간세공이 함유된 계란껍질형의 탄소입자를 얻을 수 있었다. 계란껍질형 탄소 마이크로캡슐 입자의 다공성과 전기화학적 특성은 XRD, SEM, TEM, 질소분자 흡/탈착분석법 및 cyclic voltammetry법으로 평가하였다. 이들 탄소입자는 슈퍼캐패시터와 같은 전자재료로서 유효하게 사용될 만한 높은 전기전도도와 용량을 나타내었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.153-153
• /
• 2009

We investigated the dependence of the memory margin of the Cap-less memory cell on the strain of top silicon channel layer and also compared kink effect of strained Cap-less memory cell with the conventional Cap-less memory cell. For comparison of the characteristic of the memory margin of Cap-less memory cell on the strain channel layer, Cap-less transistors were fabricated on fully depleted strained silicon-on-insulator of 0.73-% tensile strain and conventional silicon-on-insulator substrate. The thickness of channel layer was fabricated as 40 nm to obtain optimal memory margin. We obtained the enhancement of 2.12 times in the memory margin of Cap-less memory cell on strained-silicon-on-insulator substrate, compared with a conventional SOI substrate. In particular, much higher D1 current of Cap-less memory cell was observed, resulted from a higher drain conductance of 2.65 times at the kink region, induced by the 1.7 times higher electron mobility in the strain channel than the conventional Cap-less memory cell at the effective field of 0.3MV/cm. Enhancement of memory margin supports the strained Cap-less memory cell can be promising substrate structures to improve the characteristics of Cap-less memory cell.