• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.255-258
• /
• 2012

본 논문에서는 온도 차에 의해 기전력이 발생하는 제베크효과를 이용한 열전소자로 전기에너지를 발생시키고, 전압이 최대전력이 발생하는 지점에서 동작하도록 하는 MPPT 제어기능을 갖는 에너지 하베스팅 회로를 설계하였다. 설계된 회로는 열전소자의 오픈 전압을 주기적으로 샘플링 한 후, MPPT 제어 회로를 통해 최대전력 발생 지점인 오픈전압의 1/2에 해당하는 전압을 유지하면서 열전소자로부터 수확된 에너지를 스위치를 통해 부하로 전달하는 역할을 한다. 제안된 열전에너지 하베스팅 회로는 $0.35{\mu}m$ CMOS 공정으로 설계하였고 설계한 회로의 칩 면적은 패드를 제외하고 $1168.7{\mu}m{\times}541.3{\mu}m$이다.

• 한국정보통신학회논문지
• /
• 제16권9호
• /
• pp.1884-1891
• /
• 2012

본 논문에서는 sliding상관기를 적용한 단문 메세지 서비스를 위한 대역확산 송수신기를 설계하고 대역확산 수신기에서 필수적인 PN코드 동기회로에 대한 성능을 분석하였다. 대역확산 시스템에 대한 이론적인 분석과 대역확산 수신기에 있어서 중요한 PN 코드 동기 회로에 대한 분석을 토대로 PN 코드 발생기, 클럭 발생을 위한 분주회로, 수신기에서의 PN 코드의 상관을 위한 슬라이딩 상관기 등을 Altera사의 칩 EPM7064 SLC44-10을 사용하여 FPGA화하였으며 디지털 설계가 용이하지 않은 주변회로인 슬라이딩 상관기에 필요한 PN코드 지연 클럭 발생회로, 동기 스위치제어회로, 데이터복조회로를 설계하여 전체적인 송수신기회로를 설계하였다. 설계된 회로를 실험을 통하여 송수신기의 성능을 평가 관찰하였다. 특히, 수신기에 있어서 역 확산을 위한 PN 신호의 동기과정의 성능 즉, 동기가 이루어 졌을 때의 동기 탐색/유지신호와 동기가 이루어지지 않았을 때의 게이트 지연시간으로 인한 동기 탐색/유지신호등의 결과를 통해 성능을 평가하였다. 슬라이딩 상관기의 경우 코드 동기를 위한 시간이 송수신 PN 코드의 불확정성이 클 경우 상당히 큼을 알 수 있었다.

• 대한전자공학회논문지SD
• /
• 제37권9호
• /
• pp.47-54
• /
• 2000

713p 비동기 로직 회로 설계를 위한 라이브러리와 heterogeneous 시스템을 위한 인터페이스 회로를 0.25um CMOS 기술을 사용하여 설계하였다. 그리고 heterogeneous 시스템에는 1.6GHz로 동작을 하는 고속 비동기 FIFO 회로를 사용하였다. 또한 Tip-down ASIC 설계를 지원하기 위하여 비동기 기본 셀 레이아웃과 Verilog 모델들을 설계하였다. 본 논문에서는 클럭 skew에 관하여 병목현상을 줄일 수 있는 방법을 제사하였으며 클럭 제어 회로를 사용하여 동기식 회로에서 자주 발생하는 에러를 줄을 수 가 있다. 이와 같이 클럭 제어 회로와 FIFO (First-In First-Out)를 사용하여 다른 주파수로 동작하는 두개의 모듈간의 고속의 데이터 전송을 가능하게 하였으며, 32비트 인터페이스 칩의 코어 사이즈는 $1.1mm{\times}1.1mm$이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.484-487
• /
• 2015

본 논문에서는 진동에너지와 빛에너지를 이용한 MPPT 기능을 갖는 이중 입력 충전기 회로를 제안한다. 빛에너지는 photovoltaic cell로부터 수확하고, 진동에너지는 piezoelectric cell로부터 수확하여 각각 커패시터에 저장된다. Charger 블록에 의해 배터리 전압이 승압되며 이때 두 가지 에너지원이 모두 입력으로 사용되어 충전하게 된다. 승압하는 방법은 DC-DC boost converter를 사용하였으며 시간 구간에 따라 하나의 인덕터를 공유하는 방법을 적용하였고, 진동에너지와 빛에너지를 입력으로 사용하는 비율은 8:1로 설계하였다. 제안된 회로는 0.35um CMOS 공정으로 설계하였고 배터리 관리블록에 의해 배터리 커패시터의 충전 상태가 제어되며 최대 3V의 전압까지 충전할 수 있다. 설계된 회로의 최대 효율은 88.56%이며, 칩 면적은 패드를 포함하여 $1230um{\times}1330um$이다.

• 대한전자공학회논문지SD
• /
• 제40권11호
• /
• pp.54-61
• /
• 2003

본 논문에서는 완벽한 고장 효율을 보장하는 제어 회로를 위한 효율적인 비주사 DFT(design for testability) 기법을 제안한다. 제안된 비주사 DFT 기법은 순차 회로 모델이 아닌 조합 회로 모델에 대하여 ATPG(automatic test pattern generation)론 수행함으로써 짧은 테스트 패턴 생성 시간과 항상 완벽한 고장 효율을 보장한다. 본 논문에서 제시된 기법은 완전 주사 기법 및 기존의 비주사 DFT 기법들과 비교하여 적은 면적 오버헤드를 가지며 테스트 패턴을 칩의 정상동작속도로 인가할 수 있고, 또한 테스트 패턴의 재배열과정을 통해 테스트 패턴을 최소한의 시간으로 인가할 수 있도록 하였다. 제안된 기법의 효율성을 검증하기 위해 MCNC'91 FSM 벤치마크 회포들을 이용하여 실험을 수행하였다.

• 한국통신학회논문지
• /
• 제27권6C호
• /
• pp.619-624
• /
• 2002

본 논문에서는 50%의 duty cycle 출력을 가지며, 디지털 방식으로 분주수를 제어할 수 있는 새로운 분주기 구조를 제안하였다. 그리고 0.25$\mu\textrm{m}$ 2-poly, 5-metal CMOS 공정 파라미터를 이용한 HSPICE 모의실험을 통해서 제안한 주파수 분주기를 이용한 900MHz 주파수 합성기를 설계하였다. 제안한 주파수 분주기의 동작은 0.657m 2-poly, 2-metal CMOS 공정을 사용하여 제작한 칩을 측정하여 확인하였다. 설계한 전압제어발진기(VCO)는 2.5V 전원전압 하에서 900Mh의 충간주파수, $\pm$10%의 동작 범위, 154MHz/V의 이득을 가진다. 또한 모의실험 결과 주파수 합성기의 settling time은 약 $1.5\mu\textrm{m}$이고 짝수와 홀수 분주시 50%의 duty cycle과 820MHz~1GHz의 동작 주파수 범위를 갖으며, 전력소모는 대략 70mW 임을 확인하였다.

• 한국통신학회논문지
• /
• 제28권6A호
• /
• pp.379-385
• /
• 2003

본 논문에서는 다수의 사용자가 있는 주파수 선택성 페이딩 환경하의 multi-rate CDMA 시스템에서Hopfield 신경망의 시정수를 제어하는 알고리즘을 이용하여 Hopfeld 신경망 기반 다중 사용자 검출기의 국부 최소점 문제를 간단히 해결하고 설계된 검출기의 성능을 병렬 간섭 제거기와 비교 분석하였다 또한 역방향 링크는 부호 길이가 256 칩인 short 스크램블링 부호를 가정하고, short 스크램블링 부호의 주기성을 이용한 간단한 상관계수 예측 알고리즘을 사용하여 주기적인 확산부호간 상관계수 행렬을 계산하고 Hopfield 신경망의 입력으로 사용하여 확산 코드의 주기에 상응하는 연산에 필요한 신경망회로의 복잡도를 1/(64*64) 배로 단순화하였다. 그, 결과 Hopfield 신경망을 이용한 다중 사용자 검출기(HNN-MUD)는 다중 사용자 간섭(MAI)을 효과적으로 제거하여 기존의 검출기에 비해 낮은 비트 오류율을 보였고 근원거리상황(near-far situation)에서도 타 사용자의 전력의 크기에 관계없이 거의 일정한 비트 오류율을 보여, 기존의 검출기 보다 성능이 향상됨을 보였다.

• 한국멀티미디어학회논문지
• /
• 제16권1호
• /
• pp.75-86
• /
• 2013

본 논문은 많은 주변장치와 인터페이스 되는 단일칩 마이크로컨트롤러로 구현되는 임베디드시스템을 인터럽트를 사용하여 다중 유한상태기계로 모델링하고 구현하는 방법을 제시한다. 다중 상태기계 모델은 하드웨어설계에 사용되는 FSMD 구조와 인터럽트에 의한 흐름제어 특징을 이용한다. 주 프로그램은 주상태기계에 대응하고, 부상태기계는 인터럽트 서비스루틴에 대응한다. 따라서 주변장치에서 발생하는 인터럽트는 부상태기계에서 신속히 처리될 수 있다. 유한상태기계 사이의 인터페이스는 요청과 응답 변수를 사용한다. 주상태기계와 부상태기계 사이의 콘텍스트 스위칭은 인터럽트에 의한 하드웨어 흐름제어로 대치될 수 있어 별도의 운영체제가 필요하지 않다. ASM 차트를 사용하여 다중 유한상태기계로 모델링된 임베디드시스템은 C언어 프로그램으로 변환시켜 쉽게 구현될 수 있다. 이 구현 방법은 모델링이 구체적고 부상태기계에서 인터럽트에 신속히 반응할 수 있어 하드웨어가 많이 사용되는 내장형시스템에 쉽게 적용될 수 있다.

• 융합신호처리학회논문지
• /
• 제7권4호
• /
• pp.184-188
• /
• 2006

본 논문은 협대역의 위성통신 수신신호 전력을 측정하여 이동형 위성통신 안테나를 추적제어하기 위한 DSP 기반의 협대역 위성통신 신호전력 검출기를 제안한다. 기존의 아날로그 검출방식에 의한 협대역 위성통신 신호전력 검출기는 위성 전파경로 상에서 발생되는 반송파의 중심주파수 천이로 인해 고정된 아날로그 필터대역을 통과하여 검출되는 신호 전력의 오차가 심하고 전송 신호의 대역폭 가변에 따른 아날로그 필터의 대역폭을 변경하기가 용이하지 않다. 따라서 이러한 반송파 주파수 천이에 영향 받지 않고 가변 하는 신호 대역폭에 대응하는 필터를 실시간으로 프로그래머블하게 지원하기 위하여 DSP 기반의 협대역 디지털 위성통신 신호전력 검출기를 제안하였다. 제안된 협대역 위성통신 신호전력 검출 알고리즘은 FFT를 이용하여 주파수 천이된 협대역 위성통신 신호의 주파수를 탐색하고 프로그래머블한 디지털 필터를 선택하여 필터링한 다음, 일정구간 주기로 신호전력을 계산하여 12비트 해상도로 출력하는 기능을 가진다. TMS320C5402 DSP 칩을 기반으로 설계 제작된 신호전력 검출기의 실제 시험을 통하여 제시된 요구기능과 규격을 만족하면서 동작함을 검증하였고 실용성을 확인하였다.

• Korean Chemical Engineering Research
• /
• 제57권2호
• /
• pp.149-163
• /
• 2019

영구 또는 유도 쌍극자를 가지는 물질은 불균일한 전기장 하에서 전기장의 구배 방향을 따라 힘을 받게 되는데, 이 힘에 의한 물질의 이동을 유전영동(dielectrophoresis, DEP)이라 한다. DEP 힘의 크기와 방향은 입자와 매질의 유전율과 전도도, 그리고 가해지는 교류 전기장의 주파수에 의해 영향을 받게 되므로, 이러한 변수를 제어함으로써 입자의 이동을 정확하게 조작할 수 있다. 또한, 전기영동과는 달리 쌍극자가 유도되는 모든 입자에 적용이 가능하다는 장점이 있다. 이러한 DEP 기술은 미세 유체 공학은 물론 바이오 센서, 마이크로 칩 분야 등 다양한 분야에서 활용되고 있다. 본 논문은 먼저 DEP의 기본원리를 설명하고, DEP를 이용한 연구에서 주로 사용되는 대표적인 마이크로 전극의 구조에 대해 논의한다. 그리고, DEP의 대표적 응용분야인 입자의 분리 및 포집, 자기조립(self-assembly) 연구를 소개한다.