• Journal of the Korean Society for Precision Engineering
• /
• v.20 no.11
• /
• pp.16-22
• /
• 2003

• The Magazine of the IEIE
• /
• v.22 no.12
• /
• pp.93-104
• /
• 1995

디지탈 회로를 구현한 칩 및 보드의 시험 비용을 줄이기 위하여 사용되는 스캔 설계 기술 동향에 대하여 기술하였다. 스캔 설계 기술은 칩 수준에서 먼저 적용되기 시작하였다. 회로의 모든 플립플롭을 스캔할 수 있도록 하는 완전 스캔이 먼저 개발되었고, 최근에는 플립플롭의 일부분만 스캔할 수 있도록 하는 부분 스캔 기술이 활발하게 논의되고 있다. 한편 보드의 시험에 있어서도 보드에 실장되는 칩의 밀도가 증가되고, 표면 실장 기술이 일반화됨에 따라 종래의 시험 기술로는 충분한 시험을 거치는 것이 불가능하게 되었다. 따라서, 칩에 적용되던 기법과 유사한 스캔 설계 기술이 적용되기 시작하였다. 이를 경계 스캔(Boundary Scan)이라고 하는데, 이 기술은 80년대 후반부터 본격적으로 논의되기 시작하였다. 1990년에는 이 기술과 관련된 IEEE의 표준이 제정되어 더욱 많이 적용되는 추세에 있다. 이 논문에서는 이러한 칩 및 보드의 시험을 쉽게하기 위한 스캔 설계 기법의 배경, 발전 과정 및 기술의 내용을 소개한다.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2003.11a
• /
• pp.177-180
• /
• 2003

초 박형 실리콘 칩을 이용하여 실리콘 칩들을 포함한 모듈 전체가 굽힘이 자유로운 유연 패키징 기술을 구현하였으며 bending test와 FEA를 통해 초 박형 실리콘 칩의 기계적 특성을 살펴보았다. 초 박형 실리콘칩$(t<30{\mu}m)$은 표면손상의 가능성을 배제하기 위해 화학적 thinning 방법을 이용하여 제작되었으며 열압착 방식에 의해 $Kapton^{(R)}$에 바로 실장 되었다. 실리콘칩과 $Kapton^{(R)}$ 기판간의 단차가 적기 때문에 전기도금 방식으로 전기적 결선을 이룰 수 있었다. 이러한 방식의 패키징은 이러한 공정은 flip chip 공정에 비해 공정 간단하고 wire 본딩과 달리 표면 단차 적다. 따라서 연성회로 기관을 비롯한 인쇄회로기판의 표면뿐만 아니라 기판 자체에 삽임이 가능하여 패키징 밀도 증가를 기대할 수 있으며 실질적인 실장 가능면적을 극대화 할 수 있다.

• Journal of the Microelectronics and Packaging Society
• /
• v.11 no.1
• /
• pp.29-36
• /
• 2004

A flexible packaging scheme, which includes chip packaging, has been developed using a thinned silicon chip. Mechanical characteristics of thinned silicon chips are examined by bending tests and finite element analysis. Thinned silicon chips (t<30 $\mu\textrm{m}$) are fabricated by chemical etching process to avoid possible surface damages on them. And the chips are stacked directly on $Kapton^{Kapton}$film by thermal compressive bonding. The low height difference between the thinned silicon chip and $Kapton^{Kapton}$film allows electroplating for electrical interconnection method. Because the 'Chip' is embedded in the flexible substrate, higher packaging density and wearability can be achieved by maximized usable packaging area.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.134-135
• /
• 2015

실리콘 반도체 칩 가공기술의 미세화는 40년에 걸쳐 전자기기 진보에 큰 공헌을 할 수 있었다. 절반간격(Half Pitch)이라는 최소 패턴크기로 좁아지고 있다. 회로패턴을 평면적으로뿐만 아니라 집적도를 올리는 3차원 실장기술이 중요시 되었다. 종래칩 표면에만 존재했던 접속용 전극을 표면과 뒷면에 붙여 칩을 관통하는 미세실리콘 관통전극(TSV; Through Silicon Via)제조기술로써 TSV는 한계의 반도체기술을 극복하여 한층 더 크게 발전할 가능성을 비추고 있다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.16 no.3
• /
• pp.2146-2150
• /
• 2015

The surface mount technology is used, as mounting relay using Chip Mounter that is inserted into the junction box, etc. car and small components such as 0402 and 0603 Chip. In this study we developed stick tube for supplying the relay that cause problems as components is heavy and suggested the technology using fiber sensors to eliminate missing insertions or improper insertions because of small components. And we show to result of the experiment how to increased the productivity.

• Journal of Platform Technology
• /
• v.8 no.1
• /
• pp.24-32
• /
• 2020

This paper designed and manufactured a chip mounter based on 3D printer technology that can be used for educational research or sample production to disseminate chip mounter, a core technology of SMT line. A stepper motor with open loop control is used for low cost drive design. The shortcomings of the motor's vibration and disassembly caused by the use of the step motor were compensated by the Micro-Step control method. In the chip mounter experiment, the gerber file was generated on the small chip mounter, printed at the actual size, and the solder cream was printed on the HASL-treated PCB in the same manner as the sample board fabrication. As a result of the experiment, unlike the 2012 micro components, parts such as SOIC and TQFP that require correction are twice as long as the component mounting time, but it can be confirmed that they are mounted relatively accurately. In addition, as a result of repeatedly measuring the error of the initial position 10 times, it was confirmed that a relatively small error of about 0.110mm occurs.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.12 no.9
• /
• pp.4138-4146
• /
• 2011

In surface mount technology, with cellular phones and flat panel displays shrinking in size, the electric goods for making these things are getting smaller as well. Therefore, the technology of mounting components such as 0402 and 0603 Chip is on the rise. The chip mount manufacturing companies have studied the mount technology to prevent the missing insertions or improper insertion. This study suggests arranging the mechanical structure by using fiber sensors to eliminate missing insertions or improper insertions and developing the technology for upgrading system algorithms.

• Proceedings of the KAIS Fall Conference
• /
• 2009.12a
• /
• pp.1014-1017
• /
• 2009

본 논문에서는 저항성 초광대역 마이크로웨이브 센서의 설계이론과 구현 방법에 대해 설명하고, 시뮬레이션을 통하여 설계된 센서의 특성을 분석한다. 구현을 위하여 연속적인 저항 프로파일은 이산화되었으며 칩 저항을 이용하여 이산 저항을 실장한다. 시뮬레이션을 통해 칩 저항 8개로 약 8 GHz까지 연속적인 저항 프로파일과 유사한 성능을 보인다는 것을 보인다.

• Electronics and Telecommunications Trends
• /
• v.9 no.1
• /
• pp.123-134
• /
• 1994

GaAs 칩의 저가격, 고성능, 다기능화에 따라 상용 및 군사용 MMIC와 밀리미터파 IC의 이용이 증대되고 있다. 현재 항공 우주, 군용 시장을 지배하는 소량, 고기능의 IC에서 통신 및 차량용의 대량 생산, 저가격으로 이동되고 있다. MMIC의 개발을 위해서는 넓은 영역의 실장 및 interconnection 기술 개발이 선행되어야 한다. 본 고는 MMIC의 실장시 문제점과 해결 방안 등에 관한 내용을 포함하고 있다.