• The Science & Technology
• /
• v.30 no.9 s.340
• /
• pp.43-48
• /
• 1997

21세기 초, 기침환자를 맞은 의사는 먼저 환자의 목구멍에 면봉을 넣은 다음 면봉에 묻은 무수한 미생물의 유전자를 바이오칩으로 점검한다. 5~6분 뒤 바이오칩은 기침의 '범인'을 밝히고 이 미생물이 특정한 항생제에 저항하는 유전자를 갖고 있는가의 여부도 가려낸다. 그래서 의사는 환자 개개인에게 정확하게 들어맞는 약을 처방할 수 있다.

• Journal of the Microelectronics and Packaging Society
• /
• v.22 no.3
• /
• pp.39-44
• /
• 2015

We investigated the effect of CNT-Ag composite pad on the contact resistance of flip-chip joints, which were formed by flip-chip bonding of Cu/Au chip bumps to Cu substrate metallization using anisotropic conductive adhesive. Lower contact resistances were obtained for the flip-chip joints which contained the CNT-Ag composite pad than the joints without the CNT-Ag composite pad. While the flip-chip joints with the CNT-Ag composite pad exhibited average contact resistances of $164m{\Omega}$, $141m{\Omega}$, and $132m{\Omega}$ at bonding pressures of 25 MPa, 50 MPa, and 100 MPa, the flip-chip joints without the CNT-Ag composite pad had an average contact resistance of $200m{\Omega}$, $150m{\Omega}$, and $140m{\Omega}$ at each bonding pressure.

• Journal of the Microelectronics and Packaging Society
• /
• v.17 no.3
• /
• pp.27-32
• /
• 2010

For the flip chip joints processed using Cu pillar bumps and Sn pads, thermal cycling and high temperature storage reliabilities were examined as a function of the Sn pad height. With increasing the height of the Sn pad, which composed of the flip chip joint, from 5 ${\mu}m$ to 30 ${\mu}m$, the contact resistance of the flip chip joint decreased from 31.7 $m{\Omega}$ to 13.8 $m{\Omega}$. Even after thermal cycles of 1000 times ranging from $-45^{\circ}C$ to $125^{\circ}C$, the Cu pillar flip chip joints exhibited the contact resistance increment below 12% and the shear failure forces similar to those before the thermal cycling test. The contact resistance increment of the Cu pillar flip chip joints was maintained below 20% after 1000 hours storage at $125^{\circ}C$.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.3
• /
• pp.8-8
• /
• 2004

본 논문에서는 새로운 interpolation-2 방식의 비교기 구조를 제안하여 칩 면적과 전력 소모를 줄이며 오류정정 회로를 내장하는 6-비트 70㎒ ADC를 설계하였다. Interpolation 비교기를 적용하지 않은 flash ADC의 경우 2n개의 저항과 2n -1개의 비교기가 사용되며 이는 저항의 수와 비교기의 수에 비례하여 많은 전력과 큰 면적을 필요로 하고 있다. 또한, interpolation-4 비교기를 적용한 flash ADC는 면적은 작으나 단조도, SNR, INL, DNL 특성이 떨어진다는 단점이 있었다. 본 논문에서 설계한 interpolation-2 방식의 ADC는 저항, 비교기, 앰프, 래치, 오류정정 회로, 온도계코드 디텍터와 인코더로 구성되며, 32개의 저항과 31개의 비교기를 사용하였다. 제안된 회로는 0.18㎛ CMOS 공정으로 제작되어 3.3V에서 40mW의 전력소모로 interpolation 비교기를 적용하지 않은 flash ADC에 비해 50% 개선되었으며, 칩 면적도 20% 감소되었다. 또한 노이즈에 강한 오류정정 회로가 사용되어 interpolation-4 비교기를 적용한 flash ADC 에 비해 SNR이 75% 개선된 결과를 얻었다.

• Journal of the Microelectronics and Packaging Society
• /
• v.16 no.3
• /
• pp.67-73
• /
• 2009

Compared to the chip-bonding process utilizing solder bumps, flip chip process using Cu pillar bumps can accomplish fine-pitch interconnection without compromising stand-off height. Cu pillar bump technology is one of the most promising chip-mounting process for RF packages where large gap between a chip and a substrate is required in order to suppress the parasitic capacitance. In this study, Cu pillar bumps and Sn bumps were electroplated on a chip and a substrate, respectively, and were flip-chip bonded together. Contact resistance and chip shear force of the Cu pillar bump joints were measured with variation of the electroplated Sn-bump height. With increasing the Sn-bump height from 5 ${\mu}m$ to 30 ${\mu}m$, the contact resistance was improved from 31.7 $m{\Omega}$ to 13.8 $m{\Omega}$ and the chip shear force increased from 3.8 N to 6.8 N. On the contrary, the aspect ratio of the Cu pillar bump joint decreased from 1.3 to 0.9. Based on the variation behaviors of the contact resistance, the chip shear force, and the aspect ratio, the optimum height of the electroplated Sn bump could be thought as 20 ${\mu}m$.

• Journal of the Microelectronics and Packaging Society
• /
• v.15 no.4
• /
• pp.9-15
• /
• 2008

Microstructure and contact resistance of the Au-Sn solder joints were characterized after flip-chip bonding of the Au/Sn bumps processed by successive electrodeposition of Au and Sn. Microstructure of the Au-Sn solder joints, formed by flip-chip bonding at $285^{\circ}C$ for 30 sec, was composed of the $Au_5Sn$+AuSn lamellar structure. The interlamellar spacing of the $Au_5Sn$+AuSn structure increased by reflowing at $310^{\circ}C$ for 3 min after flip-chip bonding. While the Au-Sn solder joints formed by flip-chip bonding at $285^{\circ}C$ for 30 sec exhibited an average contact resistance of 15.6 $m{\Omega}$/bump, the Au-Sn solder joints reflowed at $310^{\circ}C$ for 3 min after flip-chip bonding possessed an average contact resistance of 15.0 $m{\Omega}$/bump.

• Journal of the Microelectronics and Packaging Society
• /
• v.14 no.4
• /
• pp.9-14
• /
• 2007

In this study, the thermal reliability on flip chip package with non-conductive pastes (NCPs) was evaluated under accelerated conditions. As the number of thermal shock cycle and the dwell time of temperature and humidity condition increased, the electrical resistance of the flip chip package with NCPs increased. These phenomenon was occurred by the crack between Au bump and Au bump and the delamination between chip or substrate and NCPs during the thermal shock and temperature and humidity tests. And the variation of electrical resistance during temperature and humidity test was larger than that during thermal shock test. Therefore it was identified that the flip chip package with NCPs was sensitive to environment with moisture.

• Proceedings of the KAIS Fall Conference
• /
• 2011.12b
• /
• pp.652-655
• /
• 2011

본 논문에서는 Atmel사의 AVR 칩인 ATmega128을 이용한 AC 파워서플라이의 제어를 제안한다. 제안한 AC 파워서플라이는 풀브리지 구조를 이용하며, 그 부하로는 냉음극형 형광램프(램프)를 적용하였다. 특별히 램프는 부성저항 특성을 가진 부하이기 때문에 제안한 파워서플라이는 안정기 기능을 포함하며, AVR 칩을 이용하여 구조가 간단한 장점을 가진다. 제안한 파워서플라이의 동작특성은 실험결과로 보인다.

• Journal of the Microelectronics and Packaging Society
• /
• v.10 no.4
• /
• pp.81-86
• /
• 2003

Electromigration of Sn-3.5Ag solder bump was investigated using flip chip specimens which consisted of upper Si chip and lower Si substrate. While the resistance of the flip chip sample did not almost change until the time right before the failure, the resistivity increased abruptly at the moment when complete failure of the solder joint occurred in the flip chip sample. At current densities of $3\times 10^4$∼$4\times 10^4$A/$\textrm{cm}^2$, the activation energy for electromigration of the Sn-3.5Ag solder bump was characterized as ∼0.7 eV. Failure of the Sn-3.5Ag solder bump occurred at the solder/UBM interface due to the formation and propagation of voids at cathode side of the solder bump.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.127-127
• /
• 2010

최근 Light-emitting diodes (LEDs: 발광다이오드) 디바이스의 고휘도, 저전력, 긴 수명, 다양한 색연출 가능, 친환경 소자 등의 장점으로 LED 디바이스가 flat panel display(FPD)의 back light unit (BLU) 를 비롯해 실내 외 조명과 자동차 전조등 분야 이외에도 의료, 인테리어 사업을 비롯한 각종 전자 통신 기기의 정보 처리 기기의 표시소자 등, 여러 제품 군에 적용되는 가운데 큰 관심을 받고 있다. 하지만 이러한 여러 가지 장점에도 불구하고 LED 모듈에서의 junction temperature가 높은 방열 특성이 나쁘다는 단점은 아직 해결되지 않고 있는 실정이다. LED 소자 모듈에서의 junction temperature가 높을 경우 소비되는 에너지가 많을 뿐만 아니라 LED 소자의 발광효율이 떨어지고 수명이 급격히 저하 되어, 결국에는 신뢰성 특성이 현저히 저하 되는 결과가 초래되기 때문이다. 따라서 본 논문에서는 LED 디바이스의 열저항을 낮추기 위해 고방열 세라믹 기판을 이용해 LED 디바이스의 방열 특성을 향상시킨 결과를 제시한다. 고방열 세라믹 기판을 제작하여 LED 칩을 실장시킨 다음 LED 열저항 특성을 측정하였다. 이때 고방열 세라믹 기판은 Al2O3와 AlN이 사용되었으며 제작한 세라믹 기판의 강도, 표면 roughness, 미세구조 등을 살펴보고 이 기판들의 열전도도를 측정하였다. 제작 공정방법에 따라 세라믹 기판의 미세구조를 비롯한 기계적, 열적 특성이 현저히 변하였으며 이때 LED 칩을 실장 하여 측정한 열저항 특성 값도 함께 변하였다. Al2O3의 열저항 값은 3.003 K/W 으로 측정 되었으며, AlN의 열저항 값은 3.003k/W 으로 측정되었다.