Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A 6-bit, 70㎒ Modified Interpolation-2 Flash ADC with an Error Correction Circuit

오류 정정기능이 내장된 6-비트 70㎒ 새로운 Interpolation-2 Flash ADC 설계

  • Published : 2004.05.01
⟨ Previous Next ⟩

Abstract

본 논문에서는 새로운 interpolation-2 방식의 비교기 구조를 제안하여 칩 면적과 전력 소모를 줄이며 오류정정 회로를 내장하는 6-비트 70㎒ ADC를 설계하였다. Interpolation 비교기를 적용하지 않은 flash ADC의 경우 2n개의 저항과 2n -1개의 비교기가 사용되며 이는 저항의 수와 비교기의 수에 비례하여 많은 전력과 큰 면적을 필요로 하고 있다. 또한, interpolation-4 비교기를 적용한 flash ADC는 면적은 작으나 단조도, SNR, INL, DNL 특성이 떨어진다는 단점이 있었다. 본 논문에서 설계한 interpolation-2 방식의 ADC는 저항, 비교기, 앰프, 래치, 오류정정 회로, 온도계코드 디텍터와 인코더로 구성되며, 32개의 저항과 31개의 비교기를 사용하였다. 제안된 회로는 0.18㎛ CMOS 공정으로 제작되어 3.3V에서 40mW의 전력소모로 interpolation 비교기를 적용하지 않은 flash ADC에 비해 50% 개선되었으며, 칩 면적도 20% 감소되었다. 또한 노이즈에 강한 오류정정 회로가 사용되어 interpolation-4 비교기를 적용한 flash ADC 에 비해 SNR이 75% 개선된 결과를 얻었다.

Keywords

References

  1. IEEE J. Solid-State Circuits v.32 A 250-mW,8-b,52-M sample/s Parallel-Pipelined A/D Converter with Reduced Number of Amplifiers K.Nagaraj;H.S.Fetterman;J.Anidjar;S.H.Lewis;R.G.Renninger https://doi.org/10.1109/4.557628
  2. IEEE J. Solid-State Circuits v.31 A 175M s/s,6b,160mW,3.3V CMOS A/D Converter R.Roovers;M.S.J.Steyaert https://doi.org/10.1109/4.508206
  3. IEEE J. Solid-State Circuits v.31 CMOS Folding Converters with Current-mode Interpolation M.P.Flynn;D.J.Allstor https://doi.org/10.1109/4.535408
  4. IEEE J. Solid-State Circuits v.31 A CMOS 6-b,200M Sample/s,3V-Supply A/D Converter for a PRML Read Channel LSI S.Tsukamoto(et al.) https://doi.org/10.1109/JSSC.1996.542408
  5. IEEE J. Solid-State Circuits v.22 An 8-b video ADC Incorporationg Folding and Interpolation Techniques R.E.J.van de Grift;I.W.J.Rutten;M.van de Veen https://doi.org/10.1109/JSSC.1987.1052842
  6. IEEE J. Solid-State Circuits v.30 A 70-MS/s 110mW 8-b CMOS Folding and Interpolation A/D Converter B.Nauta;A.;G.W.Venes https://doi.org/10.1109/4.482155
  7. IEEE Custom Integrated Circuits Conference A 100 MHz 8-bit CMOS Interpolating A/D Converter M.Steyaert;R.Roovers;J.Craninckx
  8. IEEE J. Solid-State Circuits v.37 An Embedded 0.8V/480uW 6B/22 MHz Flash ADC in 0.13-um Digital CMOS Process Using a Nonlinear Double Interpolation Technique J.Lin;B.Haroun https://doi.org/10.1109/JSSC.2002.804333
  9. IEEE Transactions on Circuits and System-II:Analog and Digital Signal Processing v.49 no.3 Analysis and Simulation of Distortion in Folding and Interpolating A/D Converters S.Limotyrakis;K.Y.Nam;B.A.Wooley https://doi.org/10.1109/TCSII.2002.1013862
  10. IEEE International Symposium on Circuits and Systems v.1 Wallace Tree Encoding in Folding and Interpolation ADCs P.Pereira;J.R.Fernandes;M.M.Silva