• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2003년도 추계학술대회 논문요약집
• /
• pp.91-91
• /
• 2003

• 대한기계학회논문집
• /
• 제15권1호
• /
• pp.139-144
• /
• 1991

본 연구에서는 절삭가공시 생성되는 칩의 형상해석의 일환으로 2차원 절삭시 칩은 절삭날에 수직한 방향으로 공구경사면을 흘러간다는 기본적인 전제조건과 Kluft 등의 칩흐름각 예측에 대한 제안중 노으즈반경(nose radius) 및 기울임각의 영향을 중 첩시키고, 또한 절삭날에 연하여 미변형 칩두께(undeformed chip thickness)가 달라지 는 경우 칩흐름의 세기는 이에 비례한다는 Baart등의 가정을 도입하여 칩흐름각에 대 한 새로운 해석을 시도하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.2
• /
• pp.586-589
• /
• 2004

Ni 내부전극을 적용한 X7R의 온도특성을 가지는 고압용 적층 칩 캐패시터를 설계, 제작하였으며 제작된 캐패시터 신뢰성을 검토하였다. 고압용 캐패시터 설계시 절연파괴전압과 유전체 두께간의 최적의 두께가 있음을 볼 수 있으며 그린시트 두께 24 um의 경우 weibull 계수는 13.38, 단위 절연파괴전압은 70 [V/um]을 얻을 수 있었다. X7R 3216, 100 [nF] 정격전압 250[V] 캐패시터를 설계하여 절연파괴전압은 최고 1.29 [KV]인 고압용 칩 캐패시터를 제작하였다. 적층 칩 캐패시터 절연파괴 모드는 유전체 층간의 절연파괴와 더불어 내부전극과 외부 전극 또는 세라믹 소체와의 절연파괴 모드가 나타남을 볼 수 있다.

• 마이크로전자및패키징학회지
• /
• 제18권4호
• /
• pp.71-77
• /
• 2011

표면실장형 수동소자인 0402, 0603, 1005 칩에 대한 인쇄 주요인자 결정 및 공정 최적화를 실험계획법을 통해 실시하였다. 실험에 사용된 솔더는 Sn-3.0Ag-0.5Cu와 Sn-0.7Cu이며, 공정변수로는 스텐실 두께, 스퀴지 각도, 인쇄 속도, 기판분리 속도, 스텐실과 기판간의 갭이며, 인쇄압력은 2 $kgf/cm^2$로 고정하였다. 분산분석을 통해 인쇄효율에 영향을 미치는 주요인자가 스텐실 두께와 스퀴지 각도임을 확인할 수 있었다. 주요인자인 스텐실 두께와 스퀴지 각도를 변화시켜 인쇄효율의 최적화 영역을 확인하였고, 0402, 0603, 1005 칩 모두 스퀴지 각도가 $45^{\circ}$ 이하일 경우 인쇄효율이 높았다. 스텐실 두께를 변화할 경우 칩 크기에 따라 인쇄효율이 다른 양상을 보였는데, 0402, 0603 칩에서는 스텐실 두께가 얇을수록 높은 인쇄효율을 보였으며, 1005 칩에서는 스텐실 두께가 두꺼울수록 높은 인쇄효율을 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제27권3호
• /
• pp.61-67
• /
• 2020

본 논문에서는 FEM(유한요소) 기법을 사용하여 칩이 실장되는 않은 substrate와 칩이 실장된 substrate의 warpage를 해석하여 칩의 실장이 warpage에 미치는 영향을 비교·분석하였다. 또한, warpage를 감소시키기 위한 substrate의 층별 두께의 영향도 분석과 층별 두께 조건을 다구찌법에 의한 신호 대 잡음 비로 분석하였다. 해석 결과에 의하면 칩이 실장되면 substrate의 warpage는 패턴의 방향이 변할 수 있고, 칩이 실장되면서 패키지의 강성도(stiffness)가 증가하고, 패키지 상·하의 열팽창계수의 차이가 작아지면서 warpage는 감소하였다. 또한, 칩이 실장되지 않은 substrate를 대상으로 설계 파라메타의 영향도 분석 결과에 의하면 warpage를 감소시키기 위해서는 회로층 중에서 내층인 Cu1과 Cu4를 중점 관리하고, 다음으로 바닥면의 solder resist 층의 두께와 Cu1과 Cu2 사이의 프리프레그 층의 두께를 관리해야 한다.

• 한국정밀공학회지
• /
• 제22권1호
• /
• pp.32-38
• /
• 2005

Generally, cutting force models use a sin function method to calculate chip thickness. In slot end milling, the error from a sin function method is much bigger than other machining because a tool rotation angle in cutting is much larger. Thus in this paper, a new method to calculate chip thickness was suggested and evaluated. In a new method, tool position data according to tool rotation are checked and stored so that it is possible correct chip thickness is calculated. Cutting force waveforms simulated from a sin function method and a new method and measured waveforms from experiments were compared and error percentages were obtained. Finally, a new method had good results for simulating cutting force in slot end milling.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2001년도 춘계학술대회 발표논문집
• /
• pp.148-150
• /
• 2001

본 논문에서는 소결 후 20 ㎛ 정도의 두께를 갖는 ceramic green sheet를 이용하여 초소형(1005) 칩 인덕터를 제작하였다. 인덕터의 패턴을 최적화함에 있어서 HP사의 HFSS(High Frequency Structure Simulator)를 이용하였고 이 과정에서 인덕터의 전기적 특성, 등가회로등을 추출하였다. 칩 인덕터를 제작함에 있어서 모든 적층 공정을 최적화하였다. 실제 제작한 인덕터와 simulation 결과의 관계성을 도출하고 이를 통해 목표 용량을 tuning하였다. 이와 같은 과정을 통해 1-39 nH의 인덕턴스를 갖는 1005크기의 칩 인덕터를 개발하였고, 이를 선진사의 제품과 비교할 때 우수한 전기적 특성을 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제14권4호
• /
• pp.9-14
• /
• 2007

본 연구에서는 가속화 조건에서의 비전도성 접착제가 사용된 플립칩 패키지의 열적 신뢰성에 관하여 평가하였다. 실리콘 칩에 $17{\mu}m$두께의 Au 범프를 형성하고 무전해 Ni/Au 도금과 Cu 패드의 두께가 각각 $5{\mu}m$와 $25{\mu}m$로 형성된 연성 기판을 사용하여 플립칩 패키지를 형성하였다. 유리전이온도가 $72^{\circ}C$인 비전도성 접착제를 사용하여 플립칩을 접합시킨 후 열충격 시험과 항온항습 시험을 실시하였다. 열충격 싸이클과 항온항습 유지 시간이 증가할수록 플립칩 패키지의 전기 저항이 증가하는 것을 확인할 수 있었다. 이는 Au 범프와 Au 범프 사이의 균열, 칩과 비전도성 접착제 또는 기판과 비전도성 접착제 사이의 층간 분리에 의한 것으로 사료된다. 또한 항온항습 하에서의 전기 저항의 변화가 열충격하에서 보다 큰 것을 확인할 수 있었다. 따라서 비전도성 접착제가 사용된 플립칩 패키지는 온도보다 습기에 더욱 민감하다는 것을 알 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제25권1호
• /
• pp.1-10
• /
• 2018

최근 플렉서블 OLED, 플렉서블 반도체, 플렉서블 태양전지와 같은 유연전자소자의 개발이 각광을 받고 있다. 유연소자에 밀봉 혹은 봉지(encapsulation) 기술이 매우 필요하며, 봉지 기술은 유연소자의 응력을 완화시키거나, 산소나 습기에 노출되는 것을 방지하기 위해 적용된다. 본 연구는 봉지막(encapsulation layer)이 반도체 칩의 내구성에 미치는 영향을 고찰하였다. 특히 다층 구조 패키지의 칩의 파괴성능에 미치는 영향을 칩의 center crack에 대한 파괴해석을 통하여 살펴보았다. 다층구조 패키지는 폭이 넓어 칩 위로만 봉지막이 덮고있는 "wide chip"과 칩의 폭이 좁아 봉지막이 칩과 기판을 모두 감싸고 있는 "narrow chip"의 모델로 구분하였다. Wide chip모델의 경우 작용하는 하중조건에 상관없이 봉지막의 두께가 두꺼울수록, 강성이 커질수록 칩의 파괴성능은 향상된다. 그러나 narrow chip모델에 인장이 작용할 때 봉지막의 두께가 두껍고 강성이 커질수록 파괴성능은 악화되는데 이는 외부하중이 바로 칩에 작용하지 않고 봉지막을 통하여 전달되기에 봉지막이 강하면 강한 외력이 칩내의 균열에 작용하기 때문이다. Narrow chip모델에 굽힘이 작용할 경우는 봉지막의 강성과 두께에 따라 균열에 미치는 영향이 달라지는데 봉지막의 두께가 작을 때는 봉지막이 없을 때보다 파괴성능이 나쁘지만 강성과 두께의 증가하면neutral axis가 점점 상승하여 균열이 있는 칩이 neutral axis에 가까워지게 되므로 균열에 작용하는 하중의 크기가 급격히 줄어들게 되어 파괴성능은 향상된다. 본 연구는 봉지막이 있는 다층 패키지 구조에 다양한 형태의 하중이 작용할 때 패키지의 파괴성능을 향상시키기 위한 봉지막의 설계가이드로 활용될 수 있다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2011년도 춘계학술대회 및 Fine pattern PCB 표면 처리 기술 워크샵
• /
• pp.186-186
• /
• 2011

최근 전자제품의 소형화로 인해 패키징 방법 또한 고밀도 실장법이 연구되고 있다. 고밀도실장을 위해 칩과 솔더간의 간격이 줄어들고, 칩의 두께 또한 얇아지고 있다. 칩과 회로간 연결 소재로는 주석 계열 솔더가 사용 중인데, 고밀도 실장을 위해 산업계에서는 미세 피치에 적합한 솔더를 이용하고 있다. 이에 대한 기초 연구로 순도가 높은 Sn의 wetting 및 기초 솔더링 특성을 평가하였다. 솔더의 spreading, wetting 시험을 실시하였으며, EDS 및 EPMA의 성분분석 평가도 실시하였다.