• 전자공학회논문지SC
• /
• 제48권3호
• /
• pp.48-52
• /
• 2011

본 논문에서는 입력과 출력에 동시에 시간 지연이 존재하는 선형시스템에 대한 관측기 기반의 출력피드백 제어방법을 제안한다. 선형행렬 부등식을 이용하여 출력 피드백 안정화 제어기가 존재할 충분조건을 유도한다. 입출력 시간지연을 모두 고려했다는 점과 관측기 기반의 출력 피드백제어기 라는 점에서 기존의 연구결과와 차별성을 가진다. 마지막으로 제안한 결과의 유효성을 증명하기 위하여 모의실험 예제를 제공한다.

• 전기전자학회논문지
• /
• 제21권2호
• /
• pp.154-157
• /
• 2017

본 논문에서는 하나의 입력 전압을 받아 두 개의 출력전압을 가지는 LDO 레귤레이터를 제안한다. 두 개의 출력은 각각의 피드백단을 갖는다. 또한 각각의 피드백 단은 서로 피드백 루프를 공유하며, 서로 피드백 루프를 공유 할 시 서로 미치는 영향을 최소화 하기 위하여 피드백 역할을 하는 PMOS를 추가하여 Load Transient Response를 완화 시켰다. 또한 하나의 바이어스 회로와 하나의 패스 트랜지스터를 사용함으로써 기존 두 개의 출력전압을 얻기 위해 두 개의 LDO 레귤레이터를 사용할 때 대비 면적이 절반으로 줄어들었다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 1995년도 광학 및 양자전자학 워크샵 논문집
• /
• pp.149-153
• /
• 1995

세슘원자에 대한 레이저 쿨링용 광원으로 사용하기 위해 다이오드 레이저의 서폭을 축소하고 발진 주파수 및 출력을 동시에 안정화 시키는 연구를 수행하였다. 자유발진 상태에서 약 30 MHz 이고, 출력이 10mW인 다이오드 레이저에 유이창으로 Q 갑이 낮은 외부 공진기를 구성함으로써 발진선폭을 약 5MHz로 줄일수 있었다. 그리고 세슘원자의 포화흡수 스펙트럽의 교차공진 흡수선에 레이저 주파수를 안정시키기 위해 주입전류를 10kHz 로 변조하고, lock-in amp 의 출력단에서 나오는 주파수 오차신호를 전류공급장치와 유리창이 부착된 PZT로 동시에 피드백시켰다. 또한 오차신호를 레이저 다이오드의 온도 조절장치로 피드백 시킴으로써 주파수와 동시에 레이저 출력을 안정화시킬 수 있었다. 이 때의 출력의 변동폭은 약 0.03% 로서 온도로 피드백 시키지 않는 경우에 비해 약 260배 안정된 결과를 얻었다. 그리고 컴퓨터를 이용해서 흡수선의 peak 값을 매 10초마다 검색하고 이 값이 최대가 되도록 PZT 전압을 조절함으로써 레이저 주파수를 세슘원자의 흡수선의 봉우리에 1주일 이상 안정화시킬 수 있었다. 주파수 안정도 측정을 위해 Zeeman 이동된 포화흡수 스펙트로미터를 구성하였으며, 측정된 주파수 안정도 (Allan 분산의 제곱근)는 적분시간 1초 일 때 1.2x10-10 이었다.

• 한국지능시스템학회논문지
• /
• 제21권2호
• /
• pp.192-197
• /
• 2011

본 논문은 선형 상태 관측기의 성능 및 실용화 검증을 위하여 도립진자 시스템의 출력 피드백 제어 실험을 수행하였다. 도립진자 시스템으로는 (주)셈웨어의 CEM-IP-01를 실험에 사용하였다. 동역학 해석을 위하여 라그랑지안 방정식 및 자코비안 선형화 방법을 이용하였고, 모의실험을 통하여 일반 상태 피드백 제어기의 출력 응답과 제안된 제어기의 출력 응답을 먼저 비교 분석하였다. 마지막으로 실제 도립진자 시스템에 적용함으로써 제어기 구현에서 발생하는 문제점을 파악하고 해결함으로써 실용화 가능성을 직접 확인하였다.

• 전기전자학회논문지
• /
• 제18권2호
• /
• pp.220-227
• /
• 2014

이 논문은 Dead-time을 갖는 톱니파 발생기를 이용하여 공통모드와 차동모드 피드백 루프를 구현한 Single-Inductor Dual-Output DC-DC Converter 설계에 관한 내용을 제시하고 있다. 제어회로에는 공통모드와 차동모드 피드백 루프를 Dead-time을 갖는 톱니파 발생기를 이용하여 동시에 사용하였다. 차동모드 피드백 루프에서 duty를 생성하기 위해서 전류 분배기 회로를 사용하여 공통모드 피드백에 의한 duty에 따라 dead-time이 유동적으로 변하는 톱니파형을 만드는 회로인 Dead-time을 갖는 톱니파 발생기를 추가하여 차동모드 피드백 회로를 구성하였다. 0.35um 공정을 사용하여 설계한 SIDO DC-DC Converter는 2.5V 입력으로부터 2.8V와 4.2V의 전압을 출력하며 최대 전력변환 효율은 95%이다. 출력간의 Cross regulation은 출력전류가 2배씩 증가할 경우 Boost1과 Boost2의 출력전압은 각각 3.57%, 4% 수준을 보이고 있다.

• 전기전자학회논문지
• /
• 제17권1호
• /
• pp.83-88
• /
• 2013

본 논문에서는 입력과 출력에 동시에 시간 지연이 존재하는 피드포워드 비선형시스템에 대한 출력 피드백 제어 방법을 제안한다. 제안한 출력 피드백 제어기는 선형관측기와 선형제어기로 구성된다. Lyapunov-Krasovskii 정리를 이용하여 임의의 크기를 갖는 시간지연에 대하여 전역적 점근 안정도를 보장함을 증명한다. 마지막으로 제안한 결과의 유효성을 증명하기 위하여 모의실험 예제를 제공한다.

• 한국정보통신학회논문지
• /
• 제14권3호
• /
• pp.559-564
• /
• 2010

복잡한 비선형 시스템을 예측하기 위하여 GMDH(Group Method of Data Handling) 알고리듬을 사용할 수 있다. 기존의 GMDH 알고리듬은 정해진 절차에 의해 입력층부터 중간층들을 거쳐 출력층에서 시스템의 예측 출력을 생성한다. 각 층의 출력은 전 층의 출력에 의해서만 생성된다. 그러나 전형적인 GMDH 알고리듬에서 층별로 최적의 구조가 결정되지만 전체적으로는 최적의 구조가 결정되지 않을 수도 있다는 문제점을 해결하기 위해 예측된 출력을 실제의 출력과 비교하여 그 에러를 피드백하여 전체적으로 최적의 구조를 가지는 GMDH 예측 모델을 구성함으로 써 보다 정확한 예측이 가능하도록 하였다. 제안된 알고리듬이 기존의 알고리듬보다 성능이 향상된 것을 컴퓨터 시뮬레이션을 통해 검증하였다.

• 전기전자학회논문지
• /
• 제20권4호
• /
• pp.378-384
• /
• 2016

본 논문은 통신 지연을 가지는 방향 네트워크로 연결된 고차 적분기시스템의 출력 피드백 일치문제를 다룬다. 이 문제를 해결하기 위하여 기존의 저이득 제어기에 설계변수를 추가한 새로운 동적 출력 피드백 제어기를 제안한다. 또한, 제안한 제어기의 존재성이 임의로 큰 통신지연이 존재하는 경우에도 항상 보장됨을 증명한다.

• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.384-392
• /
• 2018

다중출력 LDO 레귤레이터는 다양한 공급 전압이 필요한 임베디드 시스템에서 변환 효율을 개선할 수 있는 방안이 된다. 다중 출력을 위한 시분할 구조에서 LDO의 피드백 인자가 작아지면 정착시간이 길어져서 리플 전압이 커진다. 제안하는 토폴로지에서는 기준 전압을 가변하여 일정한 피드백 인자를 구현함으로써 정착시간과 리플 특성을 개선한다. $0.35{\mu}m$ 표준 CMOS 공정으로 설계한 4 채널 프로토타입의 시뮬레이션 결과 제안하는 구조는 피드백 인자가 0.4 이하인 기존 회로보다 정착시간과 리플 특성이 2배 이상 개선되는 것을 입증하였다.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.267-274
• /
• 2013

본 논문은 Pulse Frequency Modulation(PFM)/Pulse Width Modulation(PWM) 듀얼 모드 피드백 기반 LED 백라이트 유닛 구동용 LLC 공진 변환 제어 IC 설계에 대한 내용을 제시한다. 공진형 변환기에서 하나의 변압기를 사용하면서, 두 가지 출력 전압을 생성할 수 있는 구조를 제안하였으며, Master 출력은 PFM 방식으로 Slave 출력은 PWM 방식으로 제어하도록 설계 하였다. 2차 측 Master 출력을 제어하기 위해서 파워 스위치 제어 신호의 주파수를 조절하는 PFM 피드백과 2차 측 Slave 출력을 제어하기 위해서 파워 스위치 제어 신호의 펄스 폭을 조절하는 PWM 피드백 회로를 설계하였다. 설계된 IC는 $0.35{\mu}m$ 2 Poly 3 Metal BCD(Bipolar-CMOS-DMOS) 공정을 이용하여 레이아웃 되었으며, 면적은 $2.3mm{\times}2.2mm$ 이다. 또한, 설계한 칩은 5 V 공급 전압으로부터 26 mA의 전류를 소모하였다.