• 한국콘텐츠학회논문지
• /
• 제7권11호
• /
• pp.84-93
• /
• 2007

본 논문은 시스템 버스와 IP로 구성되는 SoC 플랫폼 기반의 설계에서 온칩 버스의 소비 전력을 시스템 레벨에서 빠르고 정확하게 추정하는 방법을 제시한다. 제안된 소비 전력 추정 모델링은 시스템 구조 변화에 따른 버스 시스템의 소비 전력 변화를 직접 예측할 수 있고 이에 따라 시스템 구성을 최적화할 수 있다. 본 논문에서 소비전력 모델링은 크게 두 부분으로 구성된다. 하나는 버스 시스템 구조에 따른 버스 로직들이 사용하는 소비 전력이고, 다른 하나는 데이터 전송시 발생하는 신호 천이에 의한 버스 라인의 소비 전력이다. 본 모델링을 타겟 멀티미디어 SoC인 MPEG 인코더에 적용하여 92% 이상의 정확도를 가짐을 보였다. 제안된 모델링은 고성능/저전력 멀티미디어 SoC 설계에 활용 가능할 것으로 기대된다.

• 한국우주과학회:학술대회논문집(한국우주과학회보)
• /
• 한국우주과학회 2009년도 한국우주과학회보 제18권2호
• /
• pp.42.1-42.1
• /
• 2009

한국천문연구원은 우주측지용 레이저 추적 시스템 개발 사업 중 현재 이동형 시스템(ARGO-M) 1기를 개발 중에 있으며, 2009년 5월에 시스템 개념 설계 검토(SDR) 회의를 수행하였고 현재는 예비 설계 단계를 진행 중이다. ARGO-M을 구성하는 5개의 서브시스템 중 하나인 운영시스템은 레이저 관측에 필요한 각종 서브시스템을 제어하고 환경을 종합 판단 후 이를 관측에 반영하며, 실제 관측을 통해 획득한 데이터를 통합 처리 및 전송하는 역할을 담당하고 있다. 현재 본격적인 예비 설계 수행 단계에 있는 운영시스템은 우선적으로 핵심이 되는 소프트웨어의 설계를 위해 오스트리아의 Graz에 위치한 IWF(Institut fur Weltraumforschung) 소속 SLR(Satellite Laser Ranging) 관측소를 2009년도에 방문하여 운영 전반에 관련한 소프트웨어의 로직분석 작업을 수행하였다. Graz 운영시스템 중 소프트웨어관련 시스템은 크게 KHz급 반복율을 가진 레이저를 사용하여 위성까지의 거리 측정에 해당되는 실시간 시스템과 실시간 측정을 통해 저장된 관측 원시 자료를 이후 분석을 수행하는 비 실시간(Non-real time) 시스템으로 나눌 수 있다. 이 중에서 비 실시간 시스템은 원시 자료 분석을 통해 시간 및 거리 바이어스 적용, 노이즈 제거 등의 후처리 과정과 다양한 통계 분석 그리고 SLR시스템의 최종 산출물인 정규점(Normal Point) 생성 등을 수행한다. 이번 소프트웨어 분석 연구를 통해 얻어진 주요 알고리즘과 다양한 다이어그램을 포함한 결과물은 ARGO-M 운영시스템에 최적화하도록 소프트웨어 재구성 및 개발에 반영할 예정이다.

• 한국정보통신학회논문지
• /
• 제13권12호
• /
• pp.2633-2640
• /
• 2009

본 논문에서는 터치스크린 컨트롤러용 IC를 위한 저면적, 저전력, 고속 EEPROM 회로 설계기술을 제안하였다. 저면적 EEPROM 기술로는 SSTC (Side-wall Selective Transistor Cell) 셀을 제안하였고 EEPROM 코어회로에서 반복되는고전압 스위칭 회로를 최적화하였다. 저전력 기술은 디지털 Data Bus 감지 증폭기 회로를 제안하였다. 그리고 고속 EEPROM 기술로는 Distributed DB 방식이 적용되었으며, Dual Power Supply를 사용하여 EEPROM 셀과 고전압 스위칭 회로의 구동전압은 로직전압 VDD(=1.8V)보다 높은 전압인 VDDP(=3.3V)를 사용하였다. 설계된 128Kb EEPROMIP(Intellectual Property)의 레이아웃 면적은 $662.31{\mu}m{\times}1314.89{\mu}m$이다.

• 한국정보통신학회논문지
• /
• 제13권7호
• /
• pp.1371-1378
• /
• 2009

본 논문에서는 로직 공정 기반의 저전력 eFuse OTP 메모리 셀을 제안하였다. eFuse OTP 메모리 셀은 프로그램과 읽기 모드에 최적화되도록 각각의 트랜지스터를 사용하였으며, WL과 BL의 기생적인 커패시턴스를 줄이므로 읽기 모드에서의 동작 전류를 줄였다. 그리고 저전력, 저면적의 eFuse OTP 메모리 IP 설계를 위하여 비동기식 인터페이스, 분리된 I/O, 디지털 센싱 방식의 BL 감지 증폭기 회로를 사용하였다. 모의실험 결과 읽기 모드에서의 동작전류는 VDD, VIO 각각 349.5${\mu}$A, 3.3${\mu}$A로 나왔다. 그리고 동부하이텍 0.18${\mu}$m generic 공정으로 설계된 eFuse OTP 메모 리 IP의 레이아웃 면적은300 ${\times}$557${\mu}m^2$이다.

• 한국산학기술학회논문지
• /
• 제15권5호
• /
• pp.2594-2602
• /
• 2014

최근 환경오염에 대한 경각심이 높아지면서 대기오염의 원인인 자동차 배기가스에 대한 규제가 강화되고 있다. 이에 따라 자동차의 배기가스 규제를 만족하기 위해 각국의 자동차회사와 엔진 메이커에서 관련 기술 개발이 활발히 일어나고 있다. 이러한 자동차의 배기가스를 줄이고자 고안된 것이 배기가스 재순환 시스템이다. 배기가스 규제가 점차 엄격해지면서 보다 신속하고 정밀한 제어를 위하여 전자식 모터나 솔레노이드 밸브를 사용하는 시스템의 사용이 증가하고 있는 추세이다. 이에 따라 배기가스 저감과 시스템의 성능 및 효율 향상을 위한 요소부품의 최적화가 필요할 뿐만 아니라, 요소부품의 설계 및 제작기술 확보를 통한 전자제어식 시스템 최적설계기술개발이 필요하다. 본 논문에서는 배기가스 재순환을 위한 전자식 EGR밸브의 위치제어응답성을 적용한 제어로직과 실험결과를 통해서 제시하고자 한다.

• 정보보호학회논문지
• /
• 제21권5호
• /
• pp.47-58
• /
• 2011

인터넷 기술의 발달과 함께 스트리밍 서비스들이 많아지면서 이러한 서비스를 보호하기 위한 기술들이 개발되고 있다. 그 중 AES[1]의 CTR Mode는 OMA DRM, VoIP 그리고 IPTV 등의 스트리밍 서비스에서 정보 전송을 위해 쓰이는 암호화 기술로서, 전송되는 데이터의 암/복호화 병렬처리가 가능하다. 하지만 이러한 스트리밍 서비스를 사용하는 IPTV의 셋탑 박스나 모바일 디바이스는 제한된 연산 능력을 갖기 때문에, 이러한 환경을 고려하여 암호 알고리즘을 최적화하고 효율성을 높이는 것은 중요한 이슈가 된다. 따라서 본 논문에서는 AES-CTR Mode의 구현 로직을 개선하여 알고리즘 연산 속도를 개선하는 기법을 제안한다. 그리고 제한된 성능을 가지는 모바일 디바이스에서 제안한 기법을 구현하여 성능을 검증한다.

• 정보보호학회논문지
• /
• 제33권3호
• /
• pp.411-425
• /
• 2023

오늘날 AI(Artificial Intelligence) 기술은 다양한 분야에서 활용 목적에 맞게 분류, 회기 작업을 수행하며 광범위하게 활용되고 있으며, 연구 또한 활발하게 진행 중인 분야이다. 특히 보안 분야에서는 예기치 않는 위협을 탐지해야 하며, 모델 훈련과정에 알려진 위협 정보를 추가하지 않아도 위협을 탐지할 수 있는 비 지도학습 기반의 이상 탐지 기법이 유망한 방법이다. 하지만 AI 판단에 대한 해석 가능성을 제공하는 선행 연구 대부분은 지도학습을 대상으로 설계되었기에 학습 방법이 근본적으로 다른 비 지도학습 모델에 적용하기는 어려우며, Vision 중심의 AI 매커니즘 해석연구들은 이미지로 표현되지 않는 보안 분야에 적용하기에 적합하지 않다. 따라서 본 논문에서는 침해공격의 원본인 최적화 Reference를 탐색하고 이와 비교함으로써 탐지된 이상에 대한 해석 가능성을 제공하는 기법을 활용한다. 본 논문에서는 산출된 Reference를 기반으로 실존 데이터에서 가장 가까운 데이터를 탐색하는 로직을 추가 제안함으로써 실존 데이터를 기반으로 이상 징후에 대한 더욱 직관적인 해석을 제공하고 보안 분야에서의 효과적인 이상 탐지모델 활용을 도모하고자 한다.

• 산업경영시스템학회지
• /
• 제46권1호
• /
• pp.15-22
• /
• 2023

An Ant Colony Optimization Algorithm(ACO) is one of the frequently used algorithms to solve the Traveling Salesman Problem(TSP). Since the ACO searches for the optimal value by updating the pheromone, it is difficult to consider the distance between the nodes and other variables other than the amount of the pheromone. In this study, fuzzy logic is added to ACO, which can help in making decision with multiple variables. The improved algorithm improves computation complexity and increases computation time when other variables besides distance and pheromone are added. Therefore, using the algorithm improved by the fuzzy logic, it is possible to solve TSP with many variables accurately and quickly. Existing ACO have been applied only to pheromone as a criterion for decision making, and other variables are excluded. However, when applying the fuzzy logic, it is possible to apply the algorithm to various situations because it is easy to judge which way is safe and fast by not only searching for the road but also adding other variables such as accident risk and road congestion. Adding a variable to an existing algorithm, it takes a long time to calculate each corresponding variable. However, when the improved algorithm is used, the result of calculating the fuzzy logic reduces the computation time to obtain the optimum value.

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.60-67
• /
• 2008

본 논문에서는 Bluetooth, Zigbee, WLAN 등 2.4GHz 대역 ISM-band 응용 분야를 위한 저 전력 주파수 합성기를 설계하였다. 저 전력 특성을 얻기 위해 전류소모가 큰 VCO, prescaler, ${\Sigma}-{\Delta}$ modulator 등의 전력소모를 최적화하는데 중점을 두고 설계하였다. VCO는 전력소모 측면에서 유리한 NP-core 유형의 구조를 선택하여 위상잡음 특성과 전력소모를 최적화하였으며, prescaler는 정적 전류소모가 거의 없는 동적 회로 기술이 적용된 D-F/F을 사용하여 전력소모를 줄였다. 또한 다수의 로직으로 구성되는 3차 ${\Sigma}-{\Delta}$ modulator는 'mapping circuit'으로 구조를 단순화하여 작은 면적과 저 전력소모 특성을 갖도록 하였다. $0.18{\mu}m$ CMOS 공정으로 IC를 제작하여 성능을 측정한 결과 설계된 주파수 합성기는 1.8V 전원전압에서 7.9mA의 전류를 소모하고, 100kHz offset에서 -96dBc/Hz, 1MHz offset에서 -118dBc/Hz의 위상 잡음 특성을 보였다 또한 spur 잡음 특성은 -70dBc이며, 25MHz step의 주파수 변화에 따른 위상 고정 시간은 약 $15{\mu}s$이다. 설계된 회로의 칩 면적은 pad를 포함하여 $1.16mm^2$이며 pad를 제외한 면적은 $0.64mm^2$이다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.103-111
• /
• 2007

본 논문에서는 single-chip CMOS Image Sensor(CIS)용 고화질 image signal processor(ISP)에 최적화된 하드웨어 구조를 제안한다. Single-chip CIS는 CIS와 ISP가 하나의 칩으로 구현된 것으로, 다양한 휴대기기에 사용된다. 휴대기기의 특성상, single-chip CIS용 ISP는 고화질이면서도 저전력을 위해 하드웨어 복잡도를 최소화해야 한다. 영상의 품질 향상을 위해서 다양한 영상 처리 블록들이 ISP에 적용되지만, 그 중에 핵심이면서 하드웨어 복잡도가 가장 큰 블록은 컬러 영상을 만들기 위한 색 보간 블록과 영상을 선명하게 하기 위한 화질 개선 필터 블록이다. 이들 블록은 데이터 처리를 위한 로직 외에도 라인 메모리를 필요로 하기 때문에 ISP의 하드웨어 복잡도의 대부분을 차지한다. 기존 ISP에서는 색 보간과 화질 개선 필터를 독립적으로 수행하였기 때문에 많은 수의 라인 메모리가 필요하였다. 따라서 하드웨어 복잡도를 낮추기 위해서는 낮은 성능의 색보간 알고리즘을 적용하거나, 화질 개선 필터를 사용하지 않아야 했다. 본 논문에서는 화질 개선을 위해 경계 적응적이면서 채널간 상관관계를 고려하는 고화질 색 보간 알고리즘을 적용하였다. 또한 채널 간 상관관계를 고려하는 색 보간 알고리즘의 특성을 이용하여 색 보간 블록과 화질 개선 필터 블록이 라인 메모리를 공유하도록 설계함으로써, 전체 라인 메모리 수를 최소화하는 새로운 구조를 제안한다. 제안된 방법을 적용하면 화질 개선 필터 블록을 위한 추가적인 라인 메모리가 불필요하기 때문에, 고화질과 낮은 복잡도 모두를 만족시킬 수 있다. 제안 방식과 기존 방식의 MSE(Mean Square Error)는 0.37로, 메모리 공유로 인한 화질의 저하는 거의 없었고, 고화질 색 보간 알고리즘을 적용했기 때문에 전체적인 화질은 향상되었다. 제안된 ISP 구조는 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 37K개였으며 7.5개의 라인 메모리가 사용되었다.