• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10c
• /
• pp.1-3
• /
• 2001

VLSI칩 내부애서 길이가 긴 도선을 통해서 데이터를 보낼 메, 누화(crosstalk)의 영향으로 데이터 값에 따라 지연시간이 변한다. 그리고 지연시간의 변화폭도 CMOS공정이 초미세화됨에 따라서 더욱 커진다. 본 논문에서는 지연시간을 줄이기 위해서, 데이터 코딩을 이용하여 가장 긴 지연시간을 피하는 데이터 초기화에 기반한 단일선 4-위상 프로토롤을 제안한다. 제안된 프로토콜을 긴 도선에 적용함으로써 도선에서의 최대 지연시간을 최대 49% 감소시킨다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10a
• /
• pp.15-17
• /
• 1999

본 논문은 다수의 사용자에 대한 실시간 멀티미디어 서비스에서 문제가 되는 초기 지연시간을 최소화하는 새로운 동적 스트림 합병 기법을 제안한다. 제안된 기법은 멀티미디어 서비스, 특히 비디오 서비스의 경우 약간의 QoS 변화가 서비스의 질에 큰 영향을 미치는 않는 점을 이용하여, 시간적으로 서로 인접한 여러 개의 스트림을 점차적으로 합병하여 서비스함으로써 짧은 초기 지연시간 유지를 위한 버퍼의 양을 최소화 할 수 있다. 성능분석 결과에서 제안된 기법은 기존의 방법들에 비하여 버퍼 활용면에서 우수한 성능을 나타냄을 보인다.

• Journal of Korea Society of Industrial Information Systems
• /
• v.17 no.2
• /
• pp.33-43
• /
• 2012

Digital signage is referred to as a smart electronic display system that delivers multimedia-based information and advertisements to customers. Typically, the digital signage starts its playback after downloading a list of multimedia contents from network storage to its local disk. However, a way of downloading the entire contents before its playback entails a long initial delay time. In this paper, we formulate a problem of the initial delay time and provide a solution to compute a minimally demanded initial delay time according to a given network bandwidth and qualities/sizes of the multimedia contents. In addition, we analyze the performance of the proposed solution with various multimedia contents on digital signage.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10c
• /
• pp.668-670
• /
• 1998

테크놀로지 매핑의 효율성은 매핑된 회로의 지연시간과 회로의 면적에 의해서 평가되어진다. 특히 순차회로에서는 레지스터 사이의 조합회로의 최대지연시간에 의해서 전체회로의 지연시간이 결정된다. 본 논문에서는 순차회로에 대한, 건설적인(Constructive) 단계와 반복적인(Iterative) 단계의 리타이밍 기술과 퍼지 논리에 의해 향상된 FPGA 매핑 알고리즘을 소개한다. 주어진 초기회로는 건설적인 방법에 의하여 FPGA회로로 초기매핑되어진후 반복적인 리타이밍에 의하여 매핑회로의 효율을 높이게된다. 초기회로에 주어진 여러 가지 기준들은 결정 함수(Decision Making)에 대한 퍼지 이론 법칙의 계층적인 구조에 의해 연결되어져 있다. 제안된 매퍼는 MCNC 밴치마커의 실험을 통해 지연시각과 면적에서 기존 매핑시스템의 성능을 능가함을 보여준다.

• Journal of Korean Tunnelling and Underground Space Association
• /
• v.3 no.1
• /
• pp.51-62
• /
• 2001

In-situ stress measurement using AE (Acoustic Emission) and DRA (Deformation Rate Analysis) is usually carried out under uniaxial loading in the laboratory and it consumes delay time from drilling to testing. Therefore, it should be considered how the lateral stress and delay time influence on the test results for the in-situ stress determination. As the delay time increased, the accuracy of estimating the pre-stress decreased. The pre-stress of the specimen loaded only axially was determined within an error of less than 9% (using AE) and 4% (using DRA). And the specimen on which axial pre-stress and the confining pressure were loaded had an error of less than 17% (using AE) and 14% (using DRA). The results of AE and DRA for field specimens were very similar with each other but smaller than those of hydraulic fracturing method.

• Journal of IKEEE
• /
• v.17 no.2
• /
• pp.168-175
• /
• 2013

The delay times due to the propagating of data on PCB depend on the shape and length of interconnection lines when memory controllers and high speed memories are soldered on the PCB. The dependency on the placement and routing on the PCB requires redesign of I/O logic or reconfiguration of the memory controller after the delay time is measured if the controller is programmable. In this paper, we propose architecture of configuring logic for the delay time estimation by writing and reading test patterns while initializing the memories. The configuration logic writes test patterns to the memory and reads them by changing timing until the correct patterns are read. The timing information is stored and the configuration logic configures the memory controller at the end of initialization. The proposed method enables easy design of systems using PCB by solving the problem of the mismatching caused by the variation of placement and routing of components including memories and memory controllers. The proposed method can be applied to high speed SRAM, DRAM, and flash memory.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.45 no.6
• /
• pp.60-66
• /
• 2008

The operating voltage of Li/SOCl2 battery decrease immediately when we give a load battery stored for long time. It is called voltage delay. We cannot rapidly operate equipment at emergence situation because the voltage delays. So we have to overcome voltage delay. We reported the results improved voltage delay in this paper through the control of the carbon cathode forming density. It is the classic method in order to control of voltage delay that is coating polymer in the lithium surface or put in the additive to electrolyte. If the carbon cathode forming density decreases, the operating voltage of battery becomes to increasing because solution resistance of battery reduce.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.36 no.3A
• /
• pp.267-277
• /
• 2011

Like other wireless network protocols, IEEE 802.15.4 adopts CA (Collision Avoidance)algorithm to avoid the early collision of a new packet by randomizing its first transmission time rather than its immediate delivery. The traditional CA scheme of IEEE 802.15.4, however, selects the random access time from the predetermined range without considering the degree of current congestion. It probably causes either a long delay to settle in the suitable range for the current network load or frequent clashes especially during the long lasting heavy traffic period. This paper proposes an ACA(Adaptive Collision Avoidance) algorithm adapting the initial backoff range to the undergoing collision variations. It also introduces a mathematical model to predict the performance of ACA algorithm added to IEEE 802.15.4. With only small deviations from corresponding simulations, our analytical model shows that ACA technique can improve the throughput of IEEE 802.15.4 by up-to 41% maximally in addition to shortening the packet delays.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.11b
• /
• pp.319-322
• /
• 2002

MPEG-4 파일 포맷은 사용자에게 다양한 기능을 제공하고 다수의 데이터를 유연성있게 제어하기 위해 많은 양의 메타데이터를 정의하고 있고, 이에 접근하는 서버와 로컬 시스템은 이들 메타데이터를 분석하는데 오랜 시간을 소비해야 한다. 본 논문은 이런 분석 지연을 없애기 위해 MPEG-4 파일에서 메타데이타를 실시간으로 분석하여 초기 지연 시간을 줄이는 방법을 제시하며, 그 결과를 보인다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.10a
• /
• pp.228-232
• /
• 2006

모바일폰, MP3 플레이어, PDA와 같은 개인 휴대용 임베디드 기기가 다양해지면서, 각 기기의 부팅 시간은 제품 경쟁력을 위해 개발자가 고려해야할 중요한 이슈가 되었다. 이를 위해 Disable Console[1], Kernel XIP[2], IDENoProbe[3] 등의 기술이 제안되었지만, 부팅 시간의 80%를 차지하는 디바이스 초기화와 드라이버 등록에 대한 고려가 부족하다는 점에서 한계를 가진다. 본 연구에서는 부팅 시에 불필요한 IDE나 다른 인터페이스 채널의 초기화 과정 및 디바이스 드라이버의 등록과정을 생략하고, 그 과정을 부팅이 완료된 후로 지연시킴으로써 부팅 시간을 단축시키는 방법을 제안한다. 본 연구를 이용할 경우 부팅 시에 불필요한 IDE 인터페이스 채널의 초기화를 생략함으로써 기존 시스템의 부팅 시간에 비해 약 7초 정도 (일반 리눅스 부팅 시간의 약 14.15% 개선)의 성능 향상을 기대할 수 있으며, 나아가 부팅 과정의 80% 정도를 차지하는 디바이스 드라이버의 등록 과정의 일부를 생략하여 부팅 성능을 개선할 수 있는 실험적 근거를 제시하였다.