• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.14 no.6
• /
• pp.1460-1464
• /
• 2010

In the paper, the breakdown voltage of Trench D-MOSFET have been analyzed by using MircoTec. The technology for characteristic analysis of device for high integration is changing rapidly. Therefore to understand characteristics of high-integrated device by computer simulation and fabricate the device having such characteristics became one of very important subjects. A Trench MOSFET is the most preferred power device for high voltage power applications. The oxide thickness and doping concentration in Trench MOSFET determines breakdown voltage and extensively influences on high voltage. We have investigated the breakdown voltage characteristics according to variation of doping concentration from $10^{15}cm^{-3}$ to $10^{17}cm^{-3}$ in this study. We have also investigated the breakdown voltage characteristics according to variation of oxide thickness and junction depth.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.5 no.4
• /
• pp.354-358
• /
• 2004

In this thesis, an analytical model for Ⅰ-Ⅴ characteristics of an n-AlGaAs/GaAs Delta doped HEMT is proposed. 2-dimensional electron gas density, and conduction band edge profile are calculated from a self-consistent iterative solution of the Poisson equation. Parameters, e.g., the saturation velocity, 2-dimensional electron gas concentration, thickness of the doped and undoped layer(AlGaAs, GaAs, spacer etc.,) are in good agreement with the independent calculations.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2012.05a
• /
• pp.709-712
• /
• 2012

In this paper, current-voltage have been considered for DGMOSFET, using the analytical model. The Possion equation is used to analytical. Threshold voltage is defined as top gate voltage when drain current is $10^{-7}A$. Investigated current-voltage characteristics of channel length changed length of channel from 20nm to 100nm. Also, The changes of current-voltage have been investigated for various channel thickness and doping concentration using this model, given that these parameters are very important in design of DGMOSFET. The deviation of conduction path and the influence of conduction path on current-voltage have been considered according to the dimensional parameters of DGMOSFET.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.403-403
• /
• 2012

그래핀(graphene)은 우수한 전기적, 물리적인 특성을 지닌 물질로써 다양한 분야에서 이를 활용하려는 노력들이 활발히 진행되고 있다. 그중 그래핀을 채널로 이용하는 전계효과 트랜지스터(field effect transistor)로의 응용에 있어, 가장 핵심적인 도전과제는 전하농도(carrier concentration)의 제어 및 에너지 밴드갭(energy bandgap) 형성이라 할수 있다. 최근 다양한 물질을 이용한 도핑을 통해 이를 해결하기 위한 노력들이 진행되고 있는 추세이다. 본 연구에서는 열화학 기상 증착법(Thermal chemical vapor deposition)을 통해 합성된 단일층의 그래핀에 염화니켈 나노입자의 분산액을 스핀코팅 한후 열처리를 통해 그래핀-니켈 나노입자의 하이브리드 구조를 제작하였다. 제작된 그래핀-니켈 나노입자 하이브리드 물질의 구조적 특징을 주사 전자 현미경(Scanning electron microscope)과 원자힘 현미경(Atomic force microscopy)을 통하여 확인하였다. 또한 니켈 분산액의 농도와 도핑효과 와의 상관관계를 라만분광법(Raman spectroscopy)과 이온성 용액법(Ionic liquid)을 이용한 전계효과 특성분석을 통해 조사하였다. 나노입자의 형성 메커니즘은 X-선 광전자 분광법(X-ray photoelectron spectroscopy)을 통하여 규명하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.450-450
• /
• 2013

플래시 메모리는 소형화가 용이하고, 낮은 구동 전압과 빠른 속도의 소자 장점을 가지기 때문에 휴대용 전자기기에 많이 사용되고 있다. 현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자 간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이 문제를 해결하기 위해 FinFET, nanowire FET, 3차원 수직 구조와 같은 구조를 가진 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 비례축소의 용이함과 낮은 누설 전류의 장점을 가진 FinFET 구조를 가진 낸드 플래시 메모리의 전기적 특성에 대해 조사하였다. 메모리의 집적도를 높이기 위하여 비대칭 FinFET 구조를 가진 더블 게이트 낸드 플래시 메모리 소자를 제안하였다. 비대칭 FinFET 구조는 더블 게이트를 가진 낸드 플래시에서 각 게이트 간 간섭을 막기 위해 FinFET 구조의 도핑과 위치가 비대칭으로 구성되어 있다. 3차원 TCAD 시뮬레이션툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션하였다. 낸드 플래시 메모리 소자의 게이트 절연 층으로는 high-k 절연 물질을 사용하였고 터널링 산화층의 두께는 두 게이트의 비대칭 구조를 위해 다르게 하였다. 두 게이트의 비대칭 구조를 위해 각 fin은 다른 농도로 인으로 도핑하였다. 각 게이트에 구동전압을 인가하여 멀티비트 소자를 구현하였고 각 구동마다 전류-전압 특성과 전하밀도, 전자의 이동도와 전기적 포텐셜을 계산하였다. 기존의 같은 게이트 크기를 가진 플로팅 게이트 플래시 메모리 소자에 비해 전류-전압곡선에서 subthreshold swing 값이 현저히 줄어들고 동작 상태 전류의 크기가 늘어나며 채널에서의 전자의 밀도와 이동도가 증가하여 소자의 성능이 향상됨을 확인하였다. 또한 양족 게이트의 구조를 비대칭으로 구성하여 멀티비트를 구현하면서 게이트 간 간섭을 최소화하여 각 구동 동작마다 성능차이가 크지 않음을 확인하였다.

• Proceedings of the KIPE Conference
• /
• 2002.07a
• /
• pp.163-165
• /
• 2002

LDD구조를 가진 LDMOS 전력소자의 LDD영역과 채널영역변화에 의한 전기적 특성을 비교 조사하였다. MEDICI 시뮬레이션 tool을 이용하여 hot-carrier전류의 특성, ON 저항의 변화, breakdown 전압의 특성과 switch transient 특성을 조사하였다. Gate-drain 사이의 불순물도핑 영역 및 농도에 따른 소자의 특성해석은 LDD구조를 가진 LDMOS가 hot-carrier resistance 및 전력소모 관점에서 우수한 특성을 나타낼 것으로 사료된다

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2001.10a
• /
• pp.665-668
• /
• 2001

As reducing the physical size of devices, we can integrate more devices per the unit chip area and make its speed better. We have investigated MOSFET built on an epitaxial layer(EPI) of a heavily-doped ground plane. We compared and analyzed the characteristics of such device structure, i.e., impact ionization, electric field and I-V characteristics curve with lightly-doped drain(LDD) MOSFET. We simulated MOSFET with gate lengths from 0.10 to 0.06${\mu}{\textrm}{m}$ step 0.01${\mu}{\textrm}{m}$ in according to constant voltage scaling theory.

• Journal of the Korean Institute of Telematics and Electronics T
• /
• v.36T no.2
• /
• pp.8-13
• /
• 1999

In this paper, an analytical threshold voltage model is proposed by replacing the conventional GCA(Gradual Channel Approximation) with the assumption that a normal depletion layer width in the intrinsic region will vary quasi-linearly according to the channel direction. Derived threshold voltage expression is written as a function of the effective channel length, drain voltage, substrate bias voltage, substrate doping concentration, and the oxide thickness. Calculated results show almost similar trends with BSIM3v3's results in a satisfactory accuracy.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.25 no.11
• /
• pp.1373-1379
• /
• 1988

This paper describes a two-dimensional analysis of the potential distribution and electron concentration of the MODFET at channel using FDM. More exact analysis can be obtained by two-dimensional analysis which considers parasitic effects ignored in one-dimensional analysis. Using Poisson and Shrodinger equations, the potential distribution and the wave function are calculated within a constant error bound. As a result, the relations between the thickness of spacer, doping concentration of (n) AlGaAs layer, and the sheet density of the 2DEG (2 Dimensional Electron Gas) of MODFET at channel are suggested quantitively. The sheet density of the 2DEG is increased as the thickness of the spacer is decreased of the doping concentration of the (n)AlGaAs layer is lowered.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.19 no.1
• /
• pp.156-162
• /
• 2015

This paper has analyzed how conduction path and electron concentration for the device parameters such as oxide thickness, channel doping, and top and bottom gate voltage influence on subthreshold swing of asymmetric double gate MOSFET. Compared with symmetric and asymmetric double gate MOSFET, asymmetric double gate MOSFET has the advantage that the factors to be able to control the short channel effects increase since top and bottom gate oxide thickness and voltages can be set differently. Therefore the conduction path and electron concentration for top and bottom gate oxide thickness and voltages are investigated, and it is found the optimum conditions that the degradation of subthreshold swing, severe short channel effects, can reduce. To obtain the analytical subthreshold swing, the analytical potential distribution is derived from Possion's equation. As a result, conduction path and electron concentration are greatly changed for device parameters, and subthreshold swing is influenced by conduction path and electron concentration of top and bottom.