• 한국통신학회논문지
• /
• 제18권4호
• /
• pp.591-601
• /
• 1993

본 논문에서는 기존 차동 복조기의 k개의 연속적인 출력과 k비트 지연된 차동 복조기 출력간의 관계를 MSK 및 GMSK 시스팀에 대하여 고찰하였다. MSK 및 GMSK 의 신호에 대한 k비트 지연 회로를 사용한, k차 복조기의 출력은 기존 차동 복조기의 k개의 연속적인 출력의 곱이다. 이를 수학적인 과정을 통하여 증명하였으며 이러한 관계를 이용하여 Makrakis가 제시한 2비트 지연기를 사용하여 성능을 개선시킬 수 있는 수신기구조를 임의의 비트 지연기를 사용할 수 있는 수신기 구조를 일반화시켰다. 제안된 방식의 오율 성능을 컴퓨터 시뮬레이션을 행하였으며 성능 개선이 됨을 알 수 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 추계학술대회 논문집
• /
• pp.46-47
• /
• 2015

본 논문은 태양광 발전 시스템의 차동 전력 조절 방식 중 Feed-Foward 방식을 적용한 다중 출력 플라이백 컨버터를 이용하여 DC_Link 다중 출력 전압을 균등화 하는 회로에 대한 내용이다. DC_Link가 여러 단으로 되어 있을 경우, 전압을 일정하게 맞추어 줄 필요가 있는데, 이를 차동 전력 조절기(Differential Power Processing converter)를 통해서 DC_Link 출력 전압을 균등화 할 수 있다. 스트링 컨버터인 부스트 컨버터의 스트링 전류를 제어 하여 부스트 컨버터의 전력과 DPP역할을 하는 다중 출력 플라이백 컨버터로 전달되는 전력을 조정가능하다. 이를 통하여 전압 균등화가 이루어지게 할 수 있고, 각 DPP 컨버터는 PV 전압 제어를 하여 MPPT 동작을 하게 된다. PSIM 시뮬레이션과 150W급 하드웨어 프로토타입을 제작해 실험을 통하여 검증 하였다.

• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.60-68
• /
• 2007

발진기를 구성하는 교차결합된 P형 및 N형 트랜지스터의 공통 소스 단자로부터 기본 발진주파수의 이차 고조파 신호를 차동으로 출력하는 전압조정발진기를 제안하였다. 공통소스단자의 임피던스를 최적화하고 발진기를 전압제한영역에서 동작시키면 차동 이차 고조파 신호가 모든 공정/온도/공급전압의 코너에서 진폭차와 위상차가 $0{\sim}1.6dB$ 이고 $+2.2^{\circ}{\sim}-5.6^{\circ}$ 범위 안에서 유지됨을 확인할 수 있었다. 또한 진폭/위상 오차를 보정할 수 있는 임피던스 튜닝 회로도 사용하였다. 제안된 구조를 검증하기 위해 5 GHz 차동 이차고조파를 발생하는 전압조정발진기를 $0.18-{\mu}m$ CMOS 공정을 통해 설계 제작하였다. 이차고조파의 차동출력의 차이인 에러 신호는 임피던스 튜닝 회로를 통하여 -70 dBm이라는 낮은 수준으로 측정되었다. 따라서 CMOS LC 전압조정발진기가 진폭차가 0.34 dB 이고 위상차가 $1^{\circ}$ 인 만족할만한 차동의 이차고조파 신호를 출력하고 있음을 확인하였다.

• 전기전자학회논문지
• /
• 제18권2호
• /
• pp.220-227
• /
• 2014

이 논문은 Dead-time을 갖는 톱니파 발생기를 이용하여 공통모드와 차동모드 피드백 루프를 구현한 Single-Inductor Dual-Output DC-DC Converter 설계에 관한 내용을 제시하고 있다. 제어회로에는 공통모드와 차동모드 피드백 루프를 Dead-time을 갖는 톱니파 발생기를 이용하여 동시에 사용하였다. 차동모드 피드백 루프에서 duty를 생성하기 위해서 전류 분배기 회로를 사용하여 공통모드 피드백에 의한 duty에 따라 dead-time이 유동적으로 변하는 톱니파형을 만드는 회로인 Dead-time을 갖는 톱니파 발생기를 추가하여 차동모드 피드백 회로를 구성하였다. 0.35um 공정을 사용하여 설계한 SIDO DC-DC Converter는 2.5V 입력으로부터 2.8V와 4.2V의 전압을 출력하며 최대 전력변환 효율은 95%이다. 출력간의 Cross regulation은 출력전류가 2배씩 증가할 경우 Boost1과 Boost2의 출력전압은 각각 3.57%, 4% 수준을 보이고 있다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 전력전자학술대회
• /
• pp.172-173
• /
• 2017

본 논문은 벅 차동전력조절 회로가 적용 된 다출력 스위치드-커패시터 부스트 컨버터의 소신호 모델 분석에 대한 논문이다. 제안하는 회로는 각 태양광 모듈의 최대전력점을 추정하기 위해서 제어된다. 제안하는 회로는 상태 공간 평균화 기법과 시그널 플로우 그래프를 통해서 해석하였으며 PSIM과 MATLAB을 통해서 증명하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1996년도 학술대회
• /
• pp.23-26
• /
• 1996

본 논문에서는 선형궤환 등화방식과 결정궤환 복조방식을 결합하여 차동 PSK 신호검출에 필요한 등화기 구조를 제안한다. 이 등화기의 출력을 등화기의 궤환부로 입력하기 앞서, 결정궤환 복조방식에 근거하여 적절히 변형함으로써 제안된 구조는 마치 결정궤한 등화기처럼 동작한다. 모의 실험 결과는 실제로 제안된 등화기가 기존의 차동검파 방식의 등화기 보다 월등한 성능을 나타내고, 동기검파를 위한 결정궤환 등화기에 근접한 성능을 가짐을 보여준다.

• 반도체공학회 논문지
• /
• 제2권3호
• /
• pp.6-12
• /
• 2024

본 논문에서는 130nm CMOS 공정을 이용하여 제작된 2.4GHz 차동 캐스코드 전력 증폭기에 대한 연구를 제시하고 있다. 이 전력증폭기는 무선 전력 전송 응용을 위해 설계되었으며, 단일 종단 출력을 위한 발룬 트랜스포머 설계로 구성된 두 개의 차동 스테이지를 갖추고 있다. 출력 단 뿐만 아닌 각 단 사이의 전력 매칭을 위해 발룬 트랜스포머를 활용하고 있으며, 온도 보상이 가능한 바이어스 회로를 추가하여 2.4GHz 주파수 대역에서 안정적인 바이어스 전압을 유지한다. 이를 통해 TT/40℃에서 출력 전력은 21.75 dBm 이고 전력부가효율은 40.9%를 달성한다.

• 한국광학회지
• /
• 제15권3호
• /
• pp.229-233
• /
• 2004

본 논문에서는 코히런트 시간 광 CDMA 시스템에서 발생되는 다중접근 간섭(MAI)을 제거하기 위한 전 광학적인 차동 검출 방법을 제안한다. 비선형 광학루프 거울(NOLM)은 두 제어 포트로 인가되는 광파워의 차를 출력으로 내 보내는 역할, 즉 전 광학적 차동 검출기로서 동작한다. 따라서, 같은 파형과 광 파워로 입력되는 MAI는 NOLM에서 차동 검출되어 제거된다. 실험을 위하여 두 개의 채널이 인코딩/디코딩 되었다. 디코딩된 신호는 NOLM의 두 제어 포트에 보내어지고, 출력단에서 MAI가 크게 제거된 반면, 높은 자기상관 피크를 가진 신호가 관측되었다. NOLM 통과 후, 신호-대-간섭 비는 7 ㏈만큼 개선되었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 전력전자학술대회 논문집
• /
• pp.205-206
• /
• 2016

본 논문에서는 전압 밸런싱을 위한 부스트-포워드 컨버터를 이용한 피드백 방식 차동전력조절(DPP, Differential Power Processing) 시스템을 제안한다. 이 시스템은 서로 직렬 연결된 태양광패널을 입력으로 연결된 상태에서 DPP 컨버터가 각 태양광패널에 병렬로 연결된다. 또한 DPP 컨버터의 출력도 직렬로 연결되고 전체는 부스트 컨버터에 의해 통합되어 최종적으로 인버터를 통해 계통 및 기타 시스템에 연결된다. 이러한 구조의 DPP 시스템은 태양광패널 중의 한 부분에 그늘짐 현상이 발생할 경우 DPP 컨버터의 출력에 영향을 미치게 되어 전압불균형이 발생한다. 이는 전체 시스템의 효율과 인버터와 같은 계통과 연결 시 정상작동 여부에 큰 영향을 미칠 수 있기 때문에 DPP 컨버터 출력부의 전압 밸런싱을 수행하는 회로가 필요하다. 제안하는 회로는 이러한 DPP 시스템에서 적용할 수 있는 부스트-포워드 컨버터를 이용한 전압 밸런싱 회로이다. 이를 검증하기 위하여 컴퓨터 시뮬레이션을 이용하였다.

• 대한전자공학회논문지SD
• /
• 제38권11호
• /
• pp.836-845
• /
• 2001

고정도 전류-모드 신호 처리를 위한 새로운 완전-차동형 바이폴라 전류 감산기(FCS)와 이를 이용한 전류-제어 전류 증폭기(CCCA)를 설계했다. 완전-차동 전류 출력을 얻기 위해, FCS는 낮은 전류-입력 임피던스를 갖는 두 개의 전류 폴로워가 좌우 대칭적으로 구성되어 있다. CCCA는 출력전류를 바이어스 전류로 제어하기 위해 완전 차동형 전류 감산기(FCS)와 단일 전류 출력단을 갖는 전류 이득 증폭기(CGA)로 구성되었다. 시뮬레이션 결과 FCS는 5 Ω의 전류-입력 임피던스와 우수한 선형성을 갖는다는 것을 확인하였다. 또한, CCCA는 바어이스 전류를 100μA에서 20 mA까지 가변했을 경우 20 MHz의 3-dB 차단 주파수를 갖는다는 것을 확인하였다. FCS와 CCCA의 전력 소비는 각각 1.8 mW와 3 mW이다.