• Journal of Adhesion and Interface
• /
• v.15 no.2
• /
• pp.63-68
• /
• 2014

Hollow mesoporous carbon nitride material with sphere shape was synthesized using polystyrene sphere as template and cyanamide as nitrogen and carbon atom sources via thermal treatment process. The process of the silica removal is not necessary because silica as template is not in use for the synthesis of hollow mesoporous carbon nitride material and any solvents are also not in use. The size of polystyrene spheres was about 170 nm. Hollow diameter and wall thickness were 82 nm and 13 nm, respectively, in hollow mesoporous carbon nitride sphere. Surface area, mesopore size and pore volume of hollow mesoporous carbon nitride material was $188m^2g^{-1}$, 3.8 nm and $0.35cm^3g^{-1}$, respectively. The wall in hollow sphere has graphitic structure. Hollow mesoporous carbon nitride material has potential applications in the area of fuel cell, catalysis, photocatalysis, electroemmision device, etc.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.29 no.4
• /
• pp.149-153
• /
• 2019

HVPE is one of the GaN single crystal manufacturing methods which has been commercially widely used due to its high growth rate. HVPE method consists of a number of processes, in particular the nitridation of the substrate prior to GaN growth has a significant effect on the crystalline quality of the manufactured GaN single crystal. In this study, we investigated the effect of nitridation for crystalline quality of GaN when it was grown on the sapphire substrate. The whole growth conditions except for the nitridation process were the same, and the gas flow rate supplied to the sapphire substrate was variously changed during the nitridation. Here, we examined the effect of nitridation via the surface characterization of GaN single crystal grown by HVPE.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.141-141
• /
• 2009

Blue light-emitting diodes (LEDs), violet laser diodes 같은 광전소자들은 질화물 c-plane 기판위에 소자로 응용되어 이미 상품화 되어 왔다. 그러나 2족-질화물 재료들은 wurtzite 구조를 가지므로 c-plane에 평행한 자연적인 극성을 띌 뿐만 아니라 결정 내부 stress로 인한 압전현상 또한 나타나 큰 내부 전기장을 형성하게 된다. 이렇게 생성된 내부 전기장은 전자와 홀의 재결합 효율을 감소시키고 소자 응용 시 red-shift의 원인이 되곤 한다. 따라서 최근 들어 m-plane(1-100), a-plane (11-20)같은 무극성을 뛰는 기판 위에 소자를 만드는 방법이 각광을 받고 있는 추세다. 그러나 무극성 기판을 소자에 응용 시 Chemical Mechanical Planarization (CMP)에 의한 가공은 반도체 기판으로써 이용하기 위한 필수 불가결의 공정이다. c면(0001) SiC wafer에 대한 연구는 현재 많이 발표가 되어 있으나 무극성면 SiC wafer에 대한 CMP 공정에 대한 연구사례는 없는 실정이다. 본 연구에서는 C면 (0001)으로 성장된 잉곳을 a면(11-20)과 m(1-100)면으로 절단 후, slurry type (KOH-based colloidal silica slurry, NaOCl), 산화제, 연마제등을 변화하여 CMP 공정을 거침으로서 일어나는 기계 화학적 가공 양상에 대하여 알아보았다. 그 후 표면 형상 분석 하기위해 Atomic Force Microscope(AFM)을 사용하였고, 표면 스크레치를 SEM을 이용해서 알아보았다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.300-300
• /
• 2011

알루미늄을 이용한 배선은 반도체 소자가 초집적화와 초소고속화 됨에 따라, 피로현상과 지연시간 등 배선으로서의 많은 문제점을 가지고 있어, 차세대 배선 재료로서 전기적인 특성 등이 우수한 구리에 대한 연구가 많이 진행되고 있다. 하지만, 구리는 낮은 온도에서 확산이 잘되어 배선 층간의 절연에 문제점을 야기 시킨다. 따라서, 구리를 배선에 적용하여 신뢰성 있는 제품을 만들기 위해서는 확산방지막이 필요하다. 확산방지막은 집적화와 더불어 배선의 두께가 줄어 듦에 따라 소자의 특성에 영향을 미치지 않는 범위 내에서 저항은 낮고, 두께는 얇아야 하며, 높은 종횡비를 갖는 구조에서도 균일한 박막을 형성하여야 하므로, 원자층 증착공정을 이용한 연구가 주를 이루고 있다. 텅스텐 질화막을 이용한 확산방지막은 WF6 전구체를 이용한 보고가 많지만, 높은 증착 온도와 부산물로 인한 부식가능성 이라는 문제점을 안고 있다. 따라서 본 연구에서는, 기존의 할라이드 계열을 이용한 원자층 증착공정의 단점을 보완하기 위하여, 아마이드 계열의 전구체를 사용하여 텅스텐 질화막을 형성하였으며, 이를 통해 공정온도를 낮출 수 있었다.

• Journal of IKEEE
• /
• v.23 no.1
• /
• pp.326-329
• /
• 2019

Gallium nitride(GaN) has been a superior candidate for the next generation power electronics. As GaN-on-Si substrate technology is mature, there has been new demand for monolithic integration of GaN technology with Si CMOS devices. In this work, (110)Si CMOS process was developed and the fabricated devices were evaluated in order to confirm the feasibility of utilizing domestic foundry facility for monolithic integration of Si CMOS and GaN power devices.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.22.1-22.1
• /
• 2009

차세대 CMOS 공정에서 유전상수가 높은 게이트 절연막과 함께 게이트 전극이 관심을 끌고 있다. 게이트 전극은 전도도가 높아야 하고 p-MOS, n-MOS에 맞는 일함수를 가져야 하며 열적 특성이 안정해야 한다. 탄탈룸 계열 탄화물이나 질화물은 게이트 전극으로 관심을 끌고 있는 물질이며 이를 원자층 화학증착법으로 박막화 하는 공정이 관심을 끌고 있다. 원자층 화학공정에서는 전구체의 역할이 중요하며 이의 기상반응 메카니즘, 표면 반응 메카니즘을 제대로 이해해야 한다. 본 연구에서는 TBTDET (tert-butylimido tris-diethylamido tantalum) 전구체의 반응 메커니즘을 FTIR(Fourier Transform Infrared)을 이용해 진단하였다. 또한 수소, 암모니아, 메탄을 이용한 열화학 원자층 증착, 플라즈마 원자층 증착 공정을 수행하여 박막을 얻고 이들의 특성을 평가하였다. 각 공정에 따라 반응 메커니즘이 달라지고 박막의 조성이 달라지며 또한 박막의 물성도 달라진다. 특히 박막에 형성되는 TaC, TaN, Ta3N5, Ta2O5 (증착 후 산소의 유입에 의해 형성됨) 등의 조성이 공정에 따라 달라지며 박막의 물성도 달라진다. 반응메카니즘의 연구를 통해 각 공정에서 어떠한 조성의 박막이 얻어지는 지를 규명하였고 박막의 밀도에 따라 산소유입량이 어떻게 달라지는 지를 규명하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.6 no.1
• /
• pp.81-89
• /
• 1999

The fabrication process for miniaturizing the Electronic Article Surveillance (EAS) sensor was studied using micromachining technique. Two types of sensor structure, free standing membrane type and diving beard type, were proposed and researched for establishing the fabrication process. The membrane type structure was easy to change the sensor shape but had the limitation for miniaturizing, because the size of the sensor depends on the silicon substrate thickness. The diving board type structure has the advantage of miniaturization and of free motion. Since the elastic modulus is not trio high, SiN film is expected to be adequate for the supporting membrane of magnetic sensor. The selectivity of $H_2O_2$for sputtered W with respect to Fe-B-Si, which was studded for magnetic sensor materials, was high enough to be removed after using as a protection layer. Therefore, the diving board type process using the silicon nitride film for the supporter of the sensor material and the sputtered W for protection layer is expected to be useful fur miniaturizing the Electronic Article Surveillance (EAS) sensor.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.51 no.2
• /
• pp.33-37
• /
• 2014

We have developed a novel passivation process employing a sacrificial gallium oxide process in order to recover the surface damage in AlGaN/GaN HFETs. Even with a conventional prepassivation process, surface damage during high temperature ohmic annealing cannot be avoided completely. Therefore, it is necessary to recover the damaged surface to avoid the characteristic degradation. In this work, a sacrificial gallium oxide process has been proposed in which the damaged surface after ohmic annealing was oxidized by oxygen plasma treatment and thereafter etched back using HCl. As a result, the leakage current was dramatically reduced and thus the subthreshold slope was significantly improved. In addition, the maximum drain current level was increased from 594 to 634 mA/mm. To verify the effects, the surface conditions were carefully investigated using X-ray photoelectron spectroscopy.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.143-143
• /
• 1999

Co/Ti 다층 박막을 제조하기 위해 직류원 마그네트론 스퍼터링 시스템을 이용하여 (100)실리콘 단결정 기판위에 Co와 Ti층을 각각 2/2, 5/5, 10/10 nm 정도의 두께로 조절하여 세가지 조성의 Co/Ti 다층 박막을 제조하였다. 이러한 Co/Ti 다층 박막의 후속 열처리는 Ar 가스분위기 하에서 Tube furnace를 이용하여 20$0^{\circ}C$와 30$0^{\circ}C$, 40$0^{\circ}C$의 온도에서 진행하였다. 증착초기에서부터 후속 열처리 공정을 진행하는 동안, Co/Ti 다층 박막에서의 계면반응을 미세 구조 변화 및 전기, 자기적 특성변화와 연관지어 관찰하였다. Co/Ti 다층 박막의 결정 구조와 미세 구조 변화를 관찰하기 위해 각각 X-선 회절기와 투과 전자 현미경을 사용하였고, 다층 박막의 전기적, 자기적 특성 변화를 관찰하기 위해 각각 4점 탐침기, 진동 시료형 자속계를 이용하였다. Co/Ti 다층 박막을 20$0^{\circ}C$의 저온에서 열처리를 한 경우에는 증착 초기의 계면반응에 의해 형성된 비정질 층이 성장하였고, 30$0^{\circ}C$와 40$0^{\circ}C$의 고온에서 열처리를 하는 경우에는 비정질 측의 성장보다는 새로운 화합물 CoTi 결정상이 형성되면서 비정질상은 오히려 감소하였다. 즉, Co/Ti 다층 박막의 계면 반응은 결정질 Co와 Ti을 계면 반응물로 소모시키면서 비정질 층을 성장시키는 비정질화 반응이 활발히 일어났다. 특히, 소모된 계면 반응물로 소모시키면서 비정질 층을 성장시키는 비정질화 반응일 활발히 일어났다. 특히, 계면 반응물로 소모시키면서 비정질 층을 성장시키는 비정질화 반응일 활발히 일어났다. 특히, 소모된 계면 반응물 Co와 Ti 중에서 Ti의 소모속도가 더 빠르게 관찰되었다. 이로부터 Ti 이 증착초기에서 저온 열처리 과정동안 Co/Ti 다층 박막의 계면에서 일어나는 비정질화 반응의 주 확산자로 작용했다는 것을 알 수 있다. 한편, 30$0^{\circ}C$와 40$0^{\circ}C$의 고온에서 열처리한 Co/Ti 다층 박막의 계면 반응은, 비정질 반응에 의한 비정질층의 형성보다는 새로운 화합물 결정질 CoTi상을 형성시키는 결정화 반응이 우세했다. Co/Ti 다층 박막의 전기적 저항은, 열처리에 의한 비정질 층의 생성 및 성장으로 인해 증가하였고 새로운 저저항 CoTi 결정상의 형성으로 인해 감소하는 것을 알 수 있었다. 또한 Co/Ti 다층 박막의 포화 자화값은, 열처리에 의한 계면에서의 비정질화 반응과 CoTi 결정화 반응으로 인해 강자성체인 Co 결정상이 감소됨에 따라 감소하는 경향을 나타냈다.

• Applied Microscopy
• /
• v.29 no.2
• /
• pp.255-263
• /
• 1999

We have investigated the interfacial reactions in Co/Ti multilayer thin films prepared by DC Magnetron sputtering system. We observed that the amorphous Co-Ti phase formed by SSAR (Solid State Amorphization Reaction) upon annealing at $200^{\circ}C$. Upon annealing treatments at $300^{\circ}C\;and\;400^{\circ}C$, a crystalline phase of CoTi formed at the Co/Ti interface. The sheet resistance of Co/Ti multilayer thin film increased by the formation of the amorphous phase at the Co/Ti interface, which decreased by the formation of new crystalline compound CoTi.