Journal of IKEEE (전기전자학회논문지)

Institute of Korean Electrical and Electronics Engineers (한국전기전자학회)
권호 표지
DOI QR코드

DOI QR Code

Development of Si(110) CMOS process for monolithic integration with GaN power semiconductor

질화갈륨 전력반도체와 Si CMOS 소자의 단일기판 집적화를 위한 Si(110) CMOS 공정개발

  • Kim, Hyung-tak (School of Electronics and Electrical Engineering, Hongik University)
  • Received : 2019.03.09
  • Accepted : 2019.03.19
  • Published : 2019.03.31
Download PDF
⟨ Previous Next ⟩

Abstract

Gallium nitride(GaN) has been a superior candidate for the next generation power electronics. As GaN-on-Si substrate technology is mature, there has been new demand for monolithic integration of GaN technology with Si CMOS devices. In this work, (110)Si CMOS process was developed and the fabricated devices were evaluated in order to confirm the feasibility of utilizing domestic foundry facility for monolithic integration of Si CMOS and GaN power devices.

차세대 전력반도체 소재인 질화갈륨(GaN)이 증착된 GaN-on-Si 기판의 기술성숙도가 높아지면서 Si CMOS 소자와의 단일기판 집적화에 대한 관심이 고조되고 있다. CMOS 특성이 상대적으로 저하되는 (111)Si 보다 (110)Si의 CMOS소자가 집적화 관점에서 유리할 것으로 판단되며, 따라서 향후 전개될 GaN-on-(110)Si 플랫폼을 활용한 GaN 전력반도체 스위치소자와 Si CMOS소자의 단일기판 집적화에 적용될 수 있도록 국내 Si CMOS 파운드리 공정을 (110)Si 기판에 진행하였다. 제작된 CMOS소자의 기본특성 및 인버터체인 회로특성, 그리고 게이트 산화막의 신뢰성 분석을 통해 향후 국내 파운드리공정을 활용한 (110)Si CMOS기술과 GaN의 집적화의 가능성을 검증하였다.

Keywords

JGGJB@_2019_v23n1_326_f0001.png 이미지

Fig. 1. Output(ID-VD) characteristics of Si(110) and (100) CMOS devices. 그림 1. Si(110)과 (100) 기판에 제작된 CMOS소자의 출력 특성

JGGJB@_2019_v23n1_326_f0002.png 이미지

Fig. 2. Transfer(ID-VG) characteristics of Si(110) and (100) CMOS devices in saturation and triode mode. 그림 2. Si(110)과 (100) 기판에 제작된 CMOS소자의 포화 및 선형영역 전달특성

JGGJB@_2019_v23n1_326_f0003.png 이미지

Fig. 3. C-V characteristics of Si(110) and (100) NMOS capacitor. f=10 MHz. 그림 3. Si(110)과 (100) NMOS 커패시터의 C-V 특성

JGGJB@_2019_v23n1_326_f0004.png 이미지

Fig. 4. 6-stage inverter chain characteristics on Si(110) wafer with f=50 KHz. 그림 4. Si(110) 6-stage 인버터체인회로의 응답특성

JGGJB@_2019_v23n1_326_f0005.png 이미지

Fig. 5. Cumulative failure rate of gate oxide on Si(110). 그림 5. Si(110) 게이트 산화막의 cumulative failure rate

JGGJB@_2019_v23n1_326_f0006.png 이미지

Fig. 6. Extrapolated life time from time-to-breakdown measurement. 그림 6. Time-to-breakdown 측정으로부터 추정되는 게이트 산화막의 수명

Table 1. SiO2 growth on Si(100) and (110) wafer. 표 1. Si(100)과 (110) 기판에 성장한 게이트 산화막

JGGJB@_2019_v23n1_326_t0001.png 이미지

References

  1. A. Dadgar, F. Schulze, M. Wienecke, A. Gadanecz, J. Basing, P. Veit, T. Hempel, A. Diez, J. Christen, and A. Krost, "Epitaxy of GaN on silicon.impact of symmetry and surface reconstruction," New J. Phys., vol. 9, p. 389, 2007. DOI: 10.1088/1367-2630/9/10/389/meta
  2. J.-H. Boo, S.-B. Lee, Y.-S. Kim, J. T. Park, K.-S. Yu, and Y. Kim, "Growth of AlN and GaN thin films on Si(100) using new single molecular precursors by MOCVD method," Phys. Status Solidia, vol. 176, no. 1, pp. 711-717, 1999. DOI: 10.1002/(SICI)1521-396X(199911)176:1<711::AIDPSSA711> 3.0.CO;2-Y
  3. T. N. Bhat, M. K. Rajpalke, B. Roul, M. Kumar, and S. B. Krupanidhi, "Substrate nitridation induced modulations in transport properties of wurtzite GaN/p-Si (100) heterojunctions grown by molecular beam epitaxy," J. Appl. Phys., vol. 110, no. 9, p. 093718, 2011. DOI: 10.1063/1.3658867
  4. A. Teramoto,.T. Hamada, M. Yamamoto, P. Gaubert, H. Akahori, K. Nii, M. Hirayama, K. Arima, K. Endo, S. Sugawa, and T. Ohmi, "Very high carrier mobility for high-performance CMOS on a Si(110) surface," IEEE Trans. Electron Devices, vol. 54, no. 6, pp. 1438-1445, 2007. DOI: 10.1109/TED.2007.896372
  5. S. Han, Y. Noh, M. Jo, S. Kim, J. Oh, K. Seo, and H. Cha, "Normally-Off MOS-HFET on AlGaN/GaN-on-Si(110) Grown by $NH_3$ MBE," IEEE Trans. Electron Devices, vol. 37, no. 12, pp. 1613-1616, 2016. DOI: 10.1109/LED.2016.2621184