• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2005.11a
• /
• pp.109-112
• /
• 2005

ATSC 지상파 DTV 시스템에서 심볼 타이밍 동기 성능 개선을 위한 알고리즘을 제안한다. 일반적으로 심볼 타이밍 동기를 위해 사용되는 가드너 방법은 다중 경로 페이딩 환경에서 성능이 좋지만 지터에 의해 성능 열화가 발생한다. 지터량는 루프 필터 대역폭이 작을수록 작아지지만, 수렴속도는 느려지게 된다. 수렴속도는 빠르면서 수렴 후 지터량를 감소시키기 위해 일정시간마다 루프필터의 출력 값을 평균하고 이 평균값을 이용하여 옵셋량을 추정한 후 추정된 옵셋의 변화율에 따라 루프 필터의 대역폭을 줄여 지터의 크기를 줄이는 알고리즘을 제안한다.

• Proceedings of the KIEE Conference
• /
• 2002.07d
• /
• pp.2061-2063
• /
• 2002

상용 DVD 플레이어에서 불량디스크에 대한 재생성능을 향상시키는 기술은 제조업체에게는 다른 어떤 것보다 우선하는 중요한 성능상의 지표이다. 불량디스크를 유형별로 나누어 보면 스크래치 디스크, 지문 디스크, 틸트 불량디스크 등으로 구분할 수 있다. 본 논문에서는 이러한 불량디스크 중 틸트 불량 디스크에 대한 플레이어의 재생성능을 향상시키는 기법을 제안한다. 즉 디스크의 재생도중 검출되는 지터데이터를 궤환하여 별도로 구동되는 틸트모터를 제어함으로써 재생성능의 향상을 꽤한다. 또한 실험을 통하여 그 유효성을 검증한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2017.05a
• /
• pp.197-199
• /
• 2017

This paper presents a jitter characteristic improved phase locked loop (PLL) with an RC time constant circuit. In the RC time constant circuit, LPF's voltage is inputted to a comparator through small and large RC time constant circuits. The negative feedback loop reduces the variation of loop filter output voltage resulting in jitter characteristic improvement.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2016.05a
• /
• pp.693-695
• /
• 2016

A random and systematic jitter suppressed DLL is presented. The AC averages the delay time of successive delay stages and equalizes the delay time of all delay stages. Measurement results of the DLL-based clock generator fabricated in a one-poly six-metal $0.18{\mu}m$ CMOS process shows 13.4-ps rms jitter.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2020.05a
• /
• pp.180-183
• /
• 2020

물리적 정보를 이용해 암호 알고리즘의 비밀정보를 분석하는 부채널분석 분야에서도 딥러닝을 접목한 분석방법들이 활발히 제안되고 있다. 본 논문에서는 소비전력이 시간축상으로 흐트러지는 현상인 지터가 있는 파형을 신경망의 특성을 기반으로 효과적으로 분석하는 방법을 제안한다. 제안한 방법을 실험적으로 검증하기 위해 지터가 있는 AES-128 파형을 Convolutional Neural Network와 Multi-Layer Perceptron을 기반으로 분석한 결과 제안한 방법을 적용한 신경망은 모든 바이트 키 분석에 성공했으나, 이외의 신경망은 일부 혹은 모든 바이트 키 분석에 실패했다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.7
• /
• pp.87-95
• /
• 2013

In this paper, 2.5 Gb/s burst-mode clock and data recovery(CDR) is presented. Digital frequency calibration scheme is adopted to eliminate mismatch between the input data rate and the output frequency of the gated voltage controlled oscillator(GVCO) in the clock recovery circuitry. A jitter rejection scheme is also used to reduce jitter caused by input data. The proposed burst-mode CDR is designed using 0.11 ${\mu}m$ CMOS technology. Post-layout simulations show that peak-to-peak jitter of the recovered data is 14 ps with 0.1 UI input referred jitter, and maximum tolerance of consecutive identical digit(CID) is 2976 bits without input data jitter. The active area occupies 0.125 $mm^2$ without loop filter and the total power consumption is 94.5 mW.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10c
• /
• pp.372-374
• /
• 2000

본 논문은 국내 상용 인터넷 전화서비스에서의 망 경로상의 특성 즉, 패킷의 지연(Delay), 분실(Loss), 지터(Jitter)에 관한 특성을 실험적으로 접근하였다. 국내 3개의 인터넷 서비스에 대해 지역별로 패킷 지연시간과 손실률, 지터를 측정하였고, 패킷 지연시간이 가장 긴 게이트웨이에 대해 중간 경유 노드들에도 같은 실험을 하여 결과를 얻었다. 이런 결과를 바탕으로 국내 환경에 적합한 인터넷 전화망 품질 제고(提高)를 위한 방법들을 제안한다. 본 논문 이후에, 제안된 방법들에 관한 연구를 심도 있게 진행할 것이다.

• Proceedings of the KAIS Fall Conference
• /
• 2006.11a
• /
• pp.236-238
• /
• 2006

본 논문은 동기화 구간 조정을 처리하기 위해 지연 지터를 적용함으로써 트래픽 증가로 인한 미디어 데이터의 손실 시간 및 지연시간의 변화로 인한 데이터 손실을 감소시켰다. 그리고 스무딩 버퍼의 대기 시간을 가변으로 처리함으로써 지연시간의 변화로 인한 불연속을 감소시켰다. 제안된 논문은 고품질 서비스의 보장을 요구하는 시스템에 적합하며, 재생율 증가와 손실율 감소 등 서비스 품질을 향상시켰다.

• The Journal of The Korea Institute of Intelligent Transport Systems
• /
• v.5 no.3 s.11
• /
• pp.13-23
• /
• 2006

The system using UWB is processing brisk study with Bluetooth among the wireless access that is major technology in Telematics. The low complexity and cost for realization is advantage of UWB have communication of high speed. Mamy papers have published on the timing jitter effect on system performance except for the UWB system. In this paper, we analyze the effect of timing jitter on M-ary UWB system using orthogonal Hermite pulse and perform the simulation to show symbol error rate performance. For theoretical analysis, we derive correlation function of orthogonal Hermits pulse with closed form, and as well upper bound of Symbol Error Probability for M-ary orthogonal Hermite pulse system mathematically. It is found that numerical analysis is accurate enough through simulation.

• Journal of IKEEE
• /
• v.15 no.2
• /
• pp.171-178
• /
• 2011

In this paper, a novel pulse repetition interval (PRI) jittering coder based on quasi-random M-sequence codes is proposed for improvement of counter-countermeasure capability in a radar. Each of the proposed jittered 256 PRI codes has a unique code chip combination with 256 code chips, such that any set of three consequent code chips (4 pulses) from any code appears only once among the entire code chip sequences of the codes. This indicates that only 4 of received pulses are enough to determine uniquely the exact timing position of the incoming pulse train (or code chip sequence) required for counter-countermeasure, as well as the identity of the transmitted code. To prove the proposed idea experimentally, the jittered PRI coder is implemented and demonstrated.