• 산업공학
• /
• 제23권1호
• /
• pp.12-23
• /
• 2010

A semiconductor market is one of the most competitive markets in the world. To survive this competition, important targets for production planning are on-time delivery and profit maximization. In our research, we modify the linear programming model for the current production planning by adding new objective functions that maximize the profit. In addition, we propose a production planning process that gives a priority to new products, reflecting daily fluctuations in demand to weekly production planning. We validate our model with real data sets obtained from a major company semiconductor manufacturer and performed the paired t-test to verify the results. The results showed that our model forecasted profit and loss with 93.2% accuracy and improved the due date satisfaction by 10%.

• 한국정보처리학회논문지
• /
• 제2권6호
• /
• pp.857-865
• /
• 1995

본 논문에서는 한글 비트 맵 폰트와 프린터 데이타의 실시간 압축과 복원에 적합 한 니블 RLE(Run Length Encoding)코드를 제안한다. 제안한 코드를 명조체와 고딕체 완성형 한글 폰트와 프린터 출력 데이타에 적용하여 압축율이 좋음을 보인다. 그리고 압축과 복원을 분리하여 각각 하나의 ASIC(주문형 반도체)으로 설계하고 CAD상에서 시뮬레이션하여 동작을 확인한다. ASIC은 0.8 미크론 CMOS 게이트 어레이로 설계하여 약 2,400 게이트가 소요되었으며 25MHz 클럭으로 동작 하였다. 따라서 제안한 코드는 간단한 하드웨어로 최고 100M bit/sec로 압축 및 복원을 수행하여 실시간 응용에 적합 하다.

• 한국정보통신학회논문지
• /
• 제16권12호
• /
• pp.2731-2740
• /
• 2012

ASIC(application specific integrated circuit) 과정은 칩을 제작하기 위한 다양한 기술들의 집합이다. 일반적으로 RTL 설계, 합성, 배치 및 배선, 저전력 기법, 클록 트리 합성, 및 테스트와 같은 대표적인 과정들에 대해서는 많은 연구가 진행 되었고, 지금도 많은 연구가 진행 중이다. 본 논문에서는 이러한 ASIC 방법론에서 전력 플랜과 관련하여 경험적이고 실험적인 전력 스트랩 배선(power strap routing) 방법 기법에 대해서 제안하고자 한다. 먼저 수직 VDD 및 VSS와 수평 VDD 및 VSS를 위한 스트랩의 배선을 수행하고, 이 과정에서 발생하는 문제를 해결하기 위한 기법을 제안한다. 배선 가이드를 생성해서 의도하지 않는 배선을 방지하고, 차후를 위해서 배선 가이드에 대한 정보를 저장한다. 다음으로 불필요한 전력 스트랩을 제거하고, 매크로 핀에 대해 미리 배선을 수행한다. 마지막으로 배선 가이드를 이용하여 최종적인 전력 스트랩 배선을 완료한다. 이러한 과정을 통해서 전력 스트랩이 효율적으로 배선되는 것을 확인하였다.

• 컴퓨터교육학회논문지
• /
• 제16권3호
• /
• pp.99-105
• /
• 2013

ASIC설계에서 FPGA를 이용한 에뮬레이션은 설계 검증을 위한 필수 단계이다. ASIC으로 설계된 모델을 가능한 최대 동작주파수로 에뮬레이션하기 위해서는 FPGA의 특성을 이해해야 한다. 본 논문은 FPGA의 주요 제조사인 Xilinx와 Altera의 여러 디바이스에 다양한 가산기와 MIPS CPU를 포팅하여, 디자인 복잡도에 따른 현대 FPGA의 특성을 연구하였다. 실험 결과, 일반적인 통념과는 다르게 1-bit 가산기를 기반으로 디자인한 RCA는 FPGA 내부의 carry-chain을 활용하지 못했고, 그 결과 다른 타입의 가산기보다 낮은 성능을 보였다. 또한, 본 연구를 통해 Xilinx와 Altera 제조사 별 FPGA 특성에 확연한 차이가 있음을 확인하였다. 즉, 동작속도에 최적화하여 설계된 Prefix 가산기를 Xilinx 디바이스에 포팅했을 때 저조한 동작주파수를 보였으나, Altera 디바이스에서는 IP Core와 비슷한 성능을 보였다. 이는 Altera 디바이스에서는 FPGA의 면적만 허락한다면 ASIC에 최적화된 설계를 그대로 사용하여도 에뮬레이션 성능에 영향을 미치지 않음을 시사한다. MIPS CPU를 통한 실험은 이를 뒷받침한다.

• 한국CDE학회논문집
• /
• 제13권4호
• /
• pp.273-285
• /
• 2008

In this paper we propose an engineering bill of materials (E-BOM) copy method that can be utilized to manage the product information for each equipment during building a product lifecycle management (PLM) system in the order-specific semiconductor equipment manufacturer. The previous works studied on an E-BOM creation and management method for the mass manufacturing and production. The method is difficult to apply to an environment in which many engineering changes occur and the different specification to each equipment is required such as semiconductor equipments and facilities adopting built-to-order instead of built for inventory. Moreover the method is known to be the major drawback to deteriorate the design efficiency. Our E-BOM copy method enables users efficiently to manage the specification of a product and shortens the product development cycle. To implement the E-BOM copy method in the PLM environment, we developed the E-BOM copy system that automatically generates new parts and their numbers according to the numbering rule while copying the E-BOM from existing semiconductor equipments and then can apply the parts for reuse to new semiconductor equipments. This system can duplicate not only 3D CAD data but also technical documents.

• 한국통신학회논문지
• /
• 제32권11C호
• /
• pp.1102-1110
• /
• 2007

본 논문에서는 기존의 정진폭 다중 부호 이진 직교 (CAMB: Constant-Amplitude Multi-code Biorthogonal) 변조 이론을 적용한 변복조기를 프로그래밍 가능한 게이트 배열 (FPGA: Field-Programmable Gate Array)을 사용하여 설계하고 시스템 온 칩 (SoC: System on Chip)으로 구현하였다. 이 변복조기는 FPGA을 이용하여 타겟팅 한 후 보드실험을 통해 설계에 대한 충분한 검증을 거쳐 주문형 반도체 (ASIC: Application Specific Integrated Circuit) 칩으로 제작되었다. 이러한 12Mbps급 모뎀의 SoC를 위하여 ARM (Advanced RISC Machine)7TDMI를 사용하였으며 64K바이트 정적 램 (SRAM: Static Random Access Memory)을 내장하였다. 16-비트 PCMCIA (Personal Computer Memory Card International Association), USB (Universal Serial Bus) 1.1, 16C550 Compatible UART (Universal Asynchronous Receiver/Transmitter) 등 다양한 통신 인터페이스를 지원할 뿐 아니라 ADC (Analog to Digital Converter)/DAC (Digital to Analog Converter)를 포함하고 있어 실제 현장에서 쉽게 활용될 수 있을 것으로 기대된다.

• 한국항행학회논문지
• /
• 제17권5호
• /
• pp.560-567
• /
• 2013

본 논문에서는 일반적으로 사용되고 있는 개발 및 분석용 프로그램을 이용하여 시험요구서가 개발되지 않은 ASIC을 대상으로 결함을 검출하는 방법을 제안한다. 시험요구서가 없는 경우, 회로의 동작을 파악하기 힘들어 어떤 칩에서 결함이 발생하였는지 발견하기 어렵다. 따라서 ASIC의 로직 데이터를 분석하여 결함 검출을 위한 시험요구서를 작성하고, 시험요구서에 따라 제작된 Dynamic Pattern 신호를 이용하여 게이트 레벨에서 입출력 핀 신호 제어를 통해 고장진단을 한다. 실험결과 제안된 기법을 비메모리 회로에 적용하여 우수한 결함 검출능력을 확인하였다.