• 전기의세계
• /
• v.24 no.4
• /
• pp.31-39
• /
• 1975

복잡한 시스템의 설계 또는 연구에서 무엇보다도 중요한 것은 조합설계의 원리를 완전해 이해하는데 있으며 여기서 기술한 조합개폐회로이론은 그 기초가 된다. 조합논리회로란, 출력이 입력의 현재상태에만 전적으로 종속되는 회로를 의미한다. 조합설계의 주목적은 최소수의 소자로 우리가 원하는 개폐특성을 실현하는 회로를 설계할 수 있는 능력을 부여하는데 있다. 이 장에서는 논리함수, 논리식의 표현형식, 논리식의 간단화 및 이들 기법이 실지 조합개폐회로의 설계에 어떻게 적용되는가를 실례를 통하여 기술한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2013.05a
• /
• pp.675-676
• /
• 2013

This paper presents a design method for multiple-output combinational digital logic systems using time domain based on multiplexing and common multi-terminal extension decision diagrams. The common multi-terminal extension decision diagrams represents extension valued multiple-output functions, while time domain based on multiplexing systems transmit several signals on a single lines. The proposed method can reduce the 1)hardware, 2)logic levels and 3)pins. In the logic system design, we use two types of decision diagrams, that is the common binary decision diagrams and common multi-terminal extension decision diagrams.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.54 no.1
• /
• pp.41-45
• /
• 2017

This paper presents a method of constructing the efficiency multiple output switching function of the combinational logic systems. The proposed method reduce the optimized input variable pair and output variable pair after we obtained the final multiple output switching function which was time based multiplexing and obtained the common multiple end node extension logic decision diagram. Also the proposed method have an advantage of the cost, input-output node number, circuit simplification, increment of the arithmetic speed, and more regularity and extensibility compare with previous method.

• Journal of KIISE:Computer Systems and Theory
• /
• v.28 no.4
• /
• pp.204-212
• /
• 2001

본 논문에서는 조합논리회로의 테스트 컴팩션을 위한 두 가지 효율적인 알고리즘을 제안한다. 제안된 알고리즘들은 각각 동적인 컴팩션 기법과 정적인 컴팩션 기법을 사용하고 있으며, 실험을 위해 기존의 ATPG시스템인 ATALANTA에 통합 구현하였다. ISCAS85와 ISCAS89(완전스캔 버전) 벤치마크 회로에 대한 실험에서 본 시스템은 기존에 발표된 다른 컴팩션 알고리즘에 비하여 보다 작은 테스트 집합을 보다 빠르게 생성하였으며, 실험 결과를 통하여 제안된 알고리즘들의 유효성을 입증할 수가 있었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.9 no.6
• /
• pp.1288-1293
• /
• 2005

This paper presents a design method for multiple-output combinational digital logic systems using time domain based on multiplexing(TDBM) and common multi-terminal extension decision diagrams(CMTEDD). The CMIEDDs represents extension valued multiple-output functions, while TDBM systems transmit several signals on a single lines. The proposed method can reduce the 1)hardware, 2)logic levels and 3)pins. In the logic system design, we use two types of decision diagrams(DDs), that is the common binary decision diagrams(CBDDs) and CMTEDDs. Also, we propose an algorithms to derive common multiple-terminal binary decision diagrams(CMTBDD) from CBDDs, and CMTEDDs from CMTBDDs. The CMTEDDs over CBDDs is more compactness in terms of number of non-terminal nodes, where the nodes for output selection variables are not included in the non-terminal nodes. In the logic design, each non-terminal nodes of an CBDDs and an CMTEDDs is realized by a multiplexer(MUX). In addition, we compare the proposed TDBM realization with the conventional one.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.19 no.1
• /
• pp.13-18
• /
• 2009

Usually, human emotions are vague and change diversely on the basis of the stimulus from the outside. Plutchik classified the fundamental behavioral patterns into eight patterns, named each of them a genuine emotion, and furthermore suggested mixed emotions using a combination of genuine emotions. In this paper, we propose a method for processing Plutchik's emotion model using Multiple Valued Logic(MVL) Automata Model which utilizes the properties of difference in Multiple Valued Logic functions. This proposed emotion processing model can be widely applied to the analysis and processing of emotion data.

• Proceedings of the Korea Database Society Conference
• /
• 1995.12a
• /
• pp.117-126
• /
• 1995

본 논문에서는 분산 환경에서 멀티미디어 문서를 공동 저작하는 시스템을 설계하는 데 있어서 고려해야 할 요구 사항들을 분석하였다. 또한 이들 요구 사항을 만족시키는 문서 구조 DMDA (Distributed Multimedia Document Architecture)의 기본 개념을 소개하였다. DMDA는 논리 구조 지향적이다. 표현 객체와 상대공간 합성의 도움으로 동적인 재배치가 가능하다. 또한 사용자 관점에 따를 문서 출력이 가능하고 버전 관리가 쉬운 구조로 되어 있다. 공동 작업 중에 문서 위에 행해진 표시나 주석은 표시객체에 담겨 분산된다 분산 멀티미디어 환경에서 문서를 편집 또는 공동 저작하는 시스템은 분산 객체들을 조합하여 하나의 문서를 만들 수 있기 위하여 논리 구조 지향적이고 구조 편집 지향적이어야 한다.

• Proceedings of the Korean Operations and Management Science Society Conference
• /
• 1993.04a
• /
• pp.520-529
• /
• 1993

생산시스템의 효율적 설계/구축/운용에 상용 시뮬레이션 소프트웨어가 최근 급속히 이용되고 있다. 특히 복잡한 논리에 의해 제어되는 FMS(Flexible Manufacturing System)의 시뮬레이션에서는 동적인 상태변화의 파악이 중요하며, 거의 유사한 하드웨어와 소프트웨어의 조합에 의해 시스템이 구축될 수 있다는 특징을 가지고 있다. 본 연구에서는 FMS모델 구축에 필요한 구성요소를 갖추고 있는 상용시뮬레이션 소프트웨어를 생산시스템 구축 및 운용모델 설계에 이용한 사례를 소개하고자 한다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.18 no.5
• /
• pp.30-34
• /
• 1981

This paper deals with the testability evaluation method for the digital systems. This method uses two factors: the complexity and the accessibility. The complexity depends on the ratio in combinational and sequential circuits, number of input/output terminals, and the circuit count by using the gate input level method. The accessibility is how easily to handle the data from I/O terminals. The system testability has a normalized value. Thus, analyzing the testability evaluation, and redesigning the circuit to improve testability, the systems increase interests for the maintenance and have high reliability. Finally, in comparison with Stephenson and Grason's technique, this technique gives sufficiently accurate results for much less computation effort.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.546-549
• /
• 1998

다치결정도 (multiple-valued decision diagram : MDD) 와 순서화된 다치결정도 (ordered MDD:OMDD)는 다치논리함수의 표현에 폭넓게 사용된다. p치 n변수인 경우 p/sup (n-1)/으로 증가하는 노드의 수는 ROMDD(reduced OMDD)를 사용하여 현저하게 감소시킬 수 있다. 그러나 다치와 다변수의 경우에는 더욱 많은 공정을 수반하게 된다. 이러한 단점을 보완하기 위해 honghai jiang이 제안한 2치시스템에서의 input implict/output explicit 관계를 갖는 OVAG(output value array graph)를 사용하여 다치논리함수를 표현한다. 그리고 MDD 표현이 어려운 상황에서 MOVAG(multi OVAG)를 사용하여 보다 쉽게 출력값을 배열하는 그래프를 이끌어 낼 수 있다. 본 논문에서는 MOVAG의 구성방법과 회로에서 MOVAG로으 변환에 대한 알고리듬을 제안하였고, 알고리듬에 의한 결과를 MDD와 비교하여 노드수 감소에 따르는 처리속도가 개선됨을 검증하였다.