• Proceedings of the Korean Institute Of Construction Engineering and Management
• /
• autumn
• /
• pp.393-396
• /
• 2002

Purpose of this study is to suggest some modules to integrate schedule and change control. The study has been performed through the process of literature review, effect comparison of being not integrated and integrated of the schedule and change control, and finally suggest new integrated modules. The results of this study are as follows: 1) Suggestion of a Predicted Change Information Control Module: This nodule can be used to assess the impact of changes in advance and to prepare counteraction. 2) Suggestion of a Change Information Control Module: This module is used to update current schedule for the realized changes. 3) Suggestion of a Revision History Maintenance Module: This module is used to record schedule and cost revision history and to analyze the overall change trend.

• Journal of Intelligence and Information Systems
• /
• v.14 no.4
• /
• pp.89-101
• /
• 2008

The most used tool for quality control is control chart in manufacturing industry. But it has limitations at current situation where most of manufacturing facilities are automated and several manufacturing processes have interdependent relationship such as CCM assembly line. To Solve problems, we propose quality management system based on data mining that are consisted of monitoring system where it monitors flows of processes at single window and feature extraction system where it predicts the yield of final product and identifies which processes have impact on the quality of final product. The quality management system uses decision tree, neural network, self-organizing map for data mining. We hope that the proposed system can help manufacturing process to produce stable quality of products and provides engineers useful information such as the predicted yield for current status, identification of causal processes for lots of abnormality.

• Journal of Korea Society of Industrial Information Systems
• /
• v.17 no.4
• /
• pp.17-23
• /
• 2012

Ultra low-power design and energy harvesting applications require digital systems to operate under extremely low voltages approaching the point of balance between dynamic and static power consumption which is attained in the sub-threshold operation mode. Delay variations are extremely large in this mode. Therefore, in this paper, a new low-power logic design methodology using asynchronous NCL circuits is proposed to reduce power consumption and not to be affected by various technology variations in nanoscale MOSFET technology. The proposed NCL is evaluated using various benchmark circuits at 0.4V supply voltage, which are designed using 45nm MOSFET predictive technology model. The simulation results are compared to those of conventional synchrouns logic circuits in terms of power consumption and speed.

• Proceedings of the Korean Institute Of Construction Engineering and Management
• /
• 2007.11a
• /
• pp.886-891
• /
• 2007

All sorts of technique for schedule progress management is being developed recently. These can change and develop the abstractive concept model to a detailed model that describes the visual 3D image about a schedule plan. but, this technique is troublesome, because this requires the handwork by means of connection between 3D-CAD and scheduling Program. In this study, the process of real-time schedule progress control system using the integrated database by 3D-CAD object information system and schedule module is presented. This study present the process of a schedule progress management using IDEF0 model, and the process of real-time schedule progress management using RFID system. Through this study, we want to realize the rapid generation of estimated schedule information and to simulate and analyze actual schedule information by real-time.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.04a
• /
• pp.617-620
• /
• 2002

본 논문에서는 single bank와 multi bank FIFO를 지원하는 CMOS FIFO memory compiler를 개발 검증하였다. 이 컴파일러를 사용해서 설계자는 구현하고자 하는 어플리케이션에 적합한 high speed, high density, low power를 갖는 on-chip memory를 빠른 시간에 만들어 낼 수 있으므로 설계 시간을 절약할 수 있다. 이와 더불어 설계된 FIFO 의 시뮬레이션을 지원하기위한 Verilog 시뮬레이션 모델을 제공하였다. 현재 FIFO를 구성하는 단위 셀들은 0.6um 3-metal 공정을 이용하여 설계하였으며 공정의 변화에 따라 대상 공정에 맞도록 단지 몇 개의 단위 셀만을 재 설계하고 그에 대한 정보를 갱신해줌으로써 공정의 변화에 대처 할 수 있도록 하였다. 설계된 컴파일러를 이용해 생성된 FIFO 는 표준 셀 라이브러리를 이용한 합성 가능한 FIFO에 대하여 $16bit{\times}16word$ FIFO에서 면적면에서 93%, 속도면에서 70%의 향상을 보였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.10a
• /
• pp.917-919
• /
• 2009

본 연구에서는 산화막 두께에 따른 20nm 이하 MOSFET의 전류-전압 특성 곡선 분석하였다. 산화물 내의 등가 포획 전하는 가우시안 함수를 사용하였다. 채널의 길이가 20nm 이하인 LDD MOSFET를 설계하여 사용하였고, 소자를 시뮬레이션 하기 위하여 실리콘 공정 디바이스 시뮬레이터인 MicroTec의 SemSim을 사용하였다. SemSim은 디바이스 시뮬레이터로써 입력 바이어스에 의해 공정 시뮬레이션인 SiDif와 디바이스 조립인 MergIC에 의해 소자를 시뮬레이션 한다. 산화막의 두께를 2nm, 3nm, 4nm로 시뮬레이션 한 결과 산화막의 두께가 얇아짐에 따라 드레인에 흐르는 전류가 증가함을 알 수 있었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.04a
• /
• pp.440-446
• /
• 2000

초고속통신의 실현과 다양한 멀티미디어 서비스를 위한 해결책으로서 ATM이 널리 사용되고 있다. TCP가 ATM망의 ABR/UBR 서비스를 사용할 때, ABR/UBR 제어방식과 TCP 흐름제어 사이의 서로 다른 동작 때문에 TCP 파라미터 값이 TCP층의 성능뿐만 아니라 ATM 층에도 영향을 미쳐 처리율과 공정성의 성능저하를 가져온다. 본 논문에서는 효과적인 처리율과 공정성의 관점에서 실제 통신망을 고려하여 VBR서비스 상에서의 TCP 트래픽의 성능향상을 위해 효과적인 파라미터 제어운용 방안을 제시하고, 시뮬레이션 결과를 통해 개선된 높은 처리율과 공정성을 나타내었다.

• Proceedings of the Korea Contents Association Conference
• /
• 2014.11a
• /
• pp.169-170
• /
• 2014

컴퓨터 그래픽의 발달로 3D 애니메이션은 시각적 리얼리티와 화려한 영상미로 애니메이션 특유의 비현실적인 상황과 허구적 캐릭터가 주는 재미를 관객에게 전한다. 특히 캐릭터의 얼굴 표정은 관객과의 감정 소통과 의사전달에 중요한 정보로서 디테일한 연기를 필요로 한다. 이에 3D 애니메이션 캐릭터의 경우 페이셜에 다양한 기능들이 요구되며, 일반적인 블렌드 쉐입과 클러스터 외에도 만화적 표현을 위한 다양한 기술들이 사용된다. 기존의 공정 과정에는 한 페이셜에 이러한 모든 기능들이 접목되어 복잡하며 까다로운 페이셜 리깅 공정이 이뤄진다. 본 연구에서는 기존의 공정들에서 한정되게 사용되었던 블렌드 쉐입을 이용하여 다양한 기능들을 타겟팅하는 레이어 방식을 통해 효율적인 페이셜 리깅 공정을 연구하고자 한다.

• The KIPS Transactions:PartC
• /
• v.10C no.3
• /
• pp.311-316
• /
• 2003

To deploy multicast protocols, fairness to current Internet traffic, particularly TCP, is an important requirement. PGMCC is one of the most promising multicast congestion control proposals but it suffers from degradation of fairness by fixed timeout and uncertain acker selection. In this paper, we suggest addition of an adaptive timeout mechanism and NAK suppression in router using throughput comparison to improve fairness. Our simulation show improved fairness.

• Proceedings of the KIEE Conference
• /
• 2008.04a
• /
• pp.95-96
• /
• 2008

본 논문에서는 시계열 예측 공정의 모델링을 위해 Type-2 퍼지 논리 집합을 이용하여 불확실성 문제를 다룬다. 기존의 Type-1 퍼지 논리 시스템(Fuzzy Logic System, FLS)은 외부의 노이즈와 같은 불확실성에 민감한 단점이 있다. 그러나 Type 퍼지 논기 시스템은 불확실한 정보까지 멤버쉽 함수로 표현함으로서 효과적으로 취급할 수 있다. 여기서 불확실한 정보를 표현하기 위해 규칙의 전 후반부 멤버쉽 함수로 삼각형 형태의 Type-2 퍼지 집합을 사용한다. 전반부의 경우 HCM 클러스터링을 사용하여 입력 데이터들 간의 거리를 중심으로 멤버쉽 함수를 정의하고, 후반부는 입자 군집 최적화(Particle Swarm Optimization) 알고리즘으로 멤버쉽 함수의 정점을 동조한다. 제안된 모델은 표준 모델 평가에 주로 사용되는 가스로 시계열 데이터를 적용하고, 특정 데이터로 노이즈에 영향 받은 데이터를 사용하여 수치 석인 예를 보인다.