• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.53-61
• /
• 2002

본 논문은 비터비 복호(Decoding)를 DSP(Digital Signal Processor)에서 효율적이고 빠르게 구현 할 수 있는 명령어 집합 및 하드웨어 회로를 제안한다. 제안하는 하드웨어 구조는 기존의 DSP 칩에 비터비 복호 알고리즘의 연산 구조에 효율적인 명령어 및 이에 가장 적합한 연산 유닛의 배열과 데이터 패스 구조를 추가하여 비터비 복호뿐만 아니라 일반 신호 처리 알고리즘들을 구현 할 수 있다. 기존의 DSP 칩이 수십 Kbps 대의 전송률에서 비터비 복호를 수행하는 반면 본 구조는 100MHz 동작 주파수를 갖는 DSP 칩에서 6.25 Mbps의 전송률의 비터비 복호를 수행할 수 있어 전용 비터비 프로세서에 근접한 성능을 갖는다. 따라서 본 구조는 IMT-2000의 요구 전송률인 2Mbps 환경에서도 사용 가능하다.

• 대한전자공학회논문지SD
• /
• 제41권3호
• /
• pp.71-82
• /
• 2004

생태계의 군집 특성을 네트워크 환경에 적용하여 급변하는 환경에 대한 자가 적응 및 생존 특성을 부여하는 연구가 최근 많은 주목을 받고 있다. 그 중 AntNet은 개미를 모델링한 모바일 에이젼트를 사용하여 최적의 네트워크 경로를 선택하는 적응적 라우팅 알고리즘이다. 본 논문에서는 SoC 시스템에 적용 가능한 AntNet 기반 하드웨어 구조를 제안한다. 제안된 구조는 기존 알고리즘 수준의 AntNet을 하드웨어 레벨로 근사화 하여 설계되었으며, 기존 AntNet과 가상 네트워크 구조에서의 비교를 통하여 그 타당성을 검증하였다. 그리고 RTL 수준의 설계 및 합성 결과를 통하여 제안된 하드웨어 구조가 AntNet 기반 라우팅 구현에 효과적임을 확인할 수 있었다.

• 한국전자통신학회논문지
• /
• 제12권5호
• /
• pp.865-872
• /
• 2017

최근 사물인터넷시대를 맞이하여 센서와 컨트롤 기술, 모바일 어플리케이션, 네트워크 트래픽, 빅 데이터의 관리와 분석, 클라우드 컴퓨팅의 성장에 따라 새롭게 급성장하고 있는 스마트 홈 분야를 중심으로 하드웨어 장치에 대한 요구가 갈수록 높아지고 있다. 하드웨어 시스템의 지속 가능한 발전을 유지하기 위해서는 시스템의 업데이트를 필요 하고, 또한 하드웨어장치는 데이터 수집할 뿐만 아니라 복잡한 데이터(음성, 이미지 등)의 실시간 처리 시에 절대적으로 필요하기 때문이다. 본 논문에서는 각기 다른 운영체제하에 있는 하드웨어의 동시 제어 및 통신방식을 해결하고자 브리지방식으로 두 가지 운영체제내의 하드웨어 장치를 일체식 구조로 합치면서 제어 및 통신방식이 간단하게 되는 방법을 제시한다. 이를 위하여 제안된 일체형 하드웨어와 클라우드 서버 연결되는 클라우드 제어 시스템에 대한 성능평가 수행결과와 앞으로 사물인터넷 스마트 홈 분야에서 연구되어야 할 주요 방향에 대하여 기술하였다.

• 전자공학회논문지CI
• /
• 제37권3호
• /
• pp.45-55
• /
• 2000

본 논문에서는 영상처리를 위한 웨이브렛 변환 디지틀 필터 설계의 하드웨어 구조를 제안한다. 웨이브렛 변환을 위하여 필터 뱅크 피라미드 알고리즘을 이용하고 각각의 필터는 FIR 필터로 구현하였다. 그리고 메모리 제어기를 하드웨어로 구현하여 DWT 계산이 수행되므로 단순한 파라미터 입력만으로 영상 데이터의 다중해상도 분해를 효율적으로 처리할 수 있었다. 본 논문에서의 영상처리 결과는 FPGA의 하드웨어적 제한으로 인한 11bit의 가수처리 때문에, 512×512 흑 백영상에 대하여 33㏈의 PSNR이 나타났다. 그리고 QMF(Quadrature Mirror Filter)의 특성을 이용하여 DWT(Discrete Wavelet Transform) 계산에 필요한 승산기의 수를 절반으로 줄임으로써 하드웨어의 크기도 감소하였다. 그러므로 제안된 방법은 하드웨어 크기의 감소에 따른 영상처리의 효율성을 증대할 수 있다. DWT 필터 뱅크의 제안된 하드웨어 설계는 VHDL 코딩으로 설계합성을 하여 테스트 보드가 제작되었으며, 실행프로그램은 MFC++로, 영상복원 디코드 응용프로그램은 C++언어를 이용하여 구현하였다.

• 대한전자공학회논문지SD
• /
• 제40권7호
• /
• pp.518-525
• /
• 2003

본 논문은 리프팅 스킴(lifting scheme)의 분할 방법을 개선하여 고속 병렬 처리가 가능한 2차원 DWT(Discrete Wavelet Transform) 하드웨어 구조를 제안한다. 2차원 DWT 변환은 2차원 입력 데이터 전체에 대하여 연산이 수행되고 순차적으로 2차원 처리가 됨에 따라서 초기 및 전체 지연시간(latency)이 많이 걸린다. 본 논문에서는 처리속도와 지연 시간을 향상시키기 위해 개선된 분할 방법과 새로운 자원 공유 하드웨어 구조를 제안한다. 상호 연관성이 없는 데이터들을 4 개의 데이터 집합으로 분할하여 병렬 처리에 적합하도록 새로운 분할 방법을 제안하였다. 병렬처리 하드웨어 구조는 하드웨어의 자원 공유가 가능하도록 하기 위해 필터연산의 중간 값을 메모리에 저장할 수 있는 파이프라인 구조를 갖도록 설계하였다. 제안된 구조를 효율적으로 동작시킬 수 있도록 하드웨어 자원의 공유를 스케쥴링하여 초기지연과 전체지연 시간을 줄였다. 제안하는 구조는 기존의 병렬 처리 구조에 비해 초기 지연 및 전체 지연 시간을 각각 50%와 66%감소시키는 결과를 얻을 수 있었다.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.241-250
• /
• 2016

AVM(Around View Monitor)시스템은 ADAS(Advanced Driver Assistance Systems)의 한 종류로 운전자가 차량 주변을 한눈에 파악할 수 있게 도와주는 차량 시스템이다. AVM 시스템은 네 개의 카메라에서 입력받은 데이터를 실시간 처리하기 때문에 요구되는 메모리 대역폭이 크다. 특히 입력 영상의 해상도 증가에 따라 메모리 대역폭 수치가 크게 증가하기 때문에, 필요한 메모리 대역폭에 맞는 하드웨어 구조 설계가 필요하다. 본 논문은 설계에 기틀이 될 AVM 시스템 하드웨어 모델 네 종류를 제시한다. 각 모델은 입력 영상으로부터 유효 데이터를 추출하는 모듈의 유무, 영상처리를 위한 LUT 생성 모듈 유무로 결정된다. 논문에서는 모델 별로 상이한 필요 메모리 대역폭과 하드웨어 자원 사용량이 제시된다. 이를 토대로 설계자의 요구 사항에 맞는 모델을 선택하고 구현할 수 있다. 제시한 하드웨어 모델의 검증을 위해 VGA, FHD급 AVM 시스템을 구현하였다. 구현에는 XC7Z045 FPGA, DDR3가 이용되었으며, 30FPS로 동작한다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.886-895
• /
• 2018

본 논문에서는 NIST에서 발표한 Secure Hash Algorithm(SHA) 표준의 최신 버전인 SHA-3 해시 함수의 하드웨어 구현과 함께 보안 SoC 응용을 위한 ARM Cortex-M0 인터페이스 구현에 대해 기술한다. 최적화된 설계를 위해 5 가지 하드웨어 구조에 대해 하드웨어 복잡도와 성능의 교환조건을 분석하였으며, 분석 결과를 토대로 라운드 블록의 데이터패스를 1600-비트로 결정하였다. 또한, 라운드 블록과 64-비트 인터페이스를 갖는 패더를 하드웨어로 구현하였다. SHA-3 해시 프로세서, Cortex-M0 그리고 AHB 인터페이스를 집적하는 SoC 프로토타입을 Cyclone-V FPGA 디바이스에 구현하여 하드웨어/소프트웨어 통합 검증을 수행하였다. SHA-3 프로세서는 Virtex-5 FPGA에서 1,672 슬라이스를 사용하였으며, 최대 289 Mhz의 클록 주파수로 동작하여 5.04 Gbps의 처리율을 갖는 것으로 예측되었다.

• 방송공학회논문지
• /
• 제24권1호
• /
• pp.32-40
• /
• 2019

실내에서 위치를 추정하는 연구는 다양한 분야에서 필요하다. 실내에서 위치를 추정하는 방법은 하드웨어를 이용하는 방법과 하드웨어를 이용하지 않는 방법으로 나눌 수 있다. 하드웨어를 사용하는 방법은 정확도가 높지만, 하드웨어 설치비용이 든다는 단점이 있다. 반대로 하드웨어를 사용하지 않는 방법은 설치비용이 들지 않지만, 정확도가 떨어진다. AR 게임을 위한 위치추정에 제일 중요한 목표는 정확도를 높이는 것이다. 위치를 추정하기 위해서는 Perspective-N-Point (PnP)의 해를 얻어야 한다. PnP 문제의 해를 구하기 위해서는 위치를 추정하고 싶은 공간의 삼차원 좌표와 그 공간에서 찍은 영상이 필요하다. 삼차원 좌표와 매칭 되는 이차원 좌표 6쌍을 통해 위치를 추정할 수 있다. 해의 정확도를 높이기 위해 어떤 점들을 선택하면 정확도가 높아지는지 확인할 비공면도(non-coplanarity degree)를 추가로 사용할 것을 제안했다. 점 6개 이상인 상황에서 비공면도가 커질수록 위치추정 정확도가 높아질 확률이 높다. 제안한 방법의 장점은 모든 기존 위치추정 방법에 적용할 수 있다는 것과 하드웨어를 사용하여 위치를 추정하는 것보다 더 높은 정확도를 보인다.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.86-94
• /
• 2012

본 논문에서는 고속으로 홀로그램을 생성할 수 있는 하드웨어의 구조를 제안하고 이를 구현하였다. 제안한 하드웨어는 홀로그램 평면의 행 단위로 병렬 연산을 수행할 수 있는 구조를 가지고 있고, 한 행의 각 홀로그램 화소들이 독립적으로 연산될 수 있는 알고리즘을 이용하였다. 이러한 연산 방법을 통해서 홀로그램 생성 하드웨어서 가장 문제가 되는 메모리 접근량을 대폭 감소시킴으로써 하드웨어 처리능력의 실시간성을 대폭 향상시켰다. 제안한 하드웨어는 입력 인터페이스, 초기 파라미터 연산기, 홀로그램 화소 연산기, 라인 버퍼, 그리고 메모리 제어기로 구성된다. 제안한 하드웨어는 기존의 하드웨어와 동일한 처리 능력을 가지면서도 메모리 접근횟수는 약 20,000배 감소시킬 수 있었다. 구현한 하드웨어는 198MHz에서 안정적으로 동작할 수 있었고, 168,960개의 LUT, 153,944개의 레지스터, 그리고 19,212개의 DSP 블록을 사용하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.336-338
• /
• 1999

전자상거래에 대한 요구가 급증하고 있는 오늘날, 상대방의 신뢰성을 보증해 주는 인증서 사용이 빈번해지고 있다. 기존에는 인증기관이 발급한 인증서를 사용자가 보관하다가, 전자상거래를 할 경우 이를 전자서명과 함께 상대방에게 제시하여 서로의 신뢰성을 확인하였지만, 이 방법은 사용자가 인증서와 비밀키를 자신의 하드웨어 디스크에 보관하거나, 스마트 카드 또는 플로피디스켓에 휴대하고 다녀야 하는 번거로움이 있었다. 사용자의 이동이 많아지고, 사용자가 자신의 위치나 하드웨어 플렛폼에 상관없이 전자상거래를 하고자 하는 요구가 증대됨에 따라서, 인증서와 비밀키를 휴대해야 하는 불편함은 커다란 제약점이라고 할 수 있다. 본 논문에서는 이러한 문제를 극복하고, 사용자가 어느 곳에서든지 웹브라우져를 사용하여 쉽게 인증서와 비밀키를 사용할 수 있도록 하는 웹기반 인증성 및 키과리 시스템의 설계와 구현방법을 제안한다. 제안된 시스템은 사용자가 복잡한 패스워드를 기억하지 못한다는 점과 패스워드가 쉽게 노출될 수 있다는 점을 고려하여 SPEKE에서 제시한 방법을 활용하여 로그인하였고, 시스템에 외부인이 침입할 경우에 대비하여 데이터베이스 안의 중요한 정보들은 암호화하여 저장하도록 하였으며, SSL이 설정되지 않았을 경우에도 안전하게 인증서를 위탁할 수 있도록 사용자와 인증서 관리 시스템은 정보를 암호화하여 통신하도록 한다.