• Proceedings of the KIEE Conference
• /
• 2005.07b
• /
• pp.1422-1424
• /
• 2005

본 논문에서는 전원회로의 박형화에 장애가 되는 자기소자(인덕터/변압기)를 박형의 자기코어와 PCB 권선을 이용하여 박형으로 설계/제작하고 이를 역률보상회로와 서스테인 전원회로로 구성된 AC-PDP 전원회로에 적용한다. 이러한 역률보상회로와 서스테인 전원회로로 구성된 AC-PDP 전원회로를 박형자기소자, 박형커패시터 SMD소자를 이용하여 두께 30mm이하로 설계/제작하여 AC-PDP TV 시스템의 박형화 가능성을 제시한다. 또한 입력전압 90-260$V_{rms}$의 범위에서 역률개선 여부를 검증하고, 서스테인 전원회로의 부하변동에 따른 전체 AC-PDP 전원회로의 효율을 측정, 검증한다. 전원회로 각각의 구성요소에서 발생하는 전력손실을 분석하여 안정적인 AC-PDP 전원회로의 설계 가능성을 제시한다.

• Proceedings of the KIPE Conference
• /
• 2010.07a
• /
• pp.43-44
• /
• 2010

본 논문에서는 저전압 구동 인버터의 게이트 구동회로 설계 시, 밀러 캡 영향이 야기할 수 있는 암 단락 현상 방지를 위한 양전원 방식의 게이트 구동회로 설계를 제안한다. 제안하는 회로는 부트스트랩 방식의 0~15[V] 의 전원을 사용하고, 커패시터와 다이오드를 통하여 마이너스 전압을 생성하며 이를 통해 양전원으로 게이트를 구동한다. 이는 단 전원 방식에 비하여 밀러 캡의 영향을 줄일수 있고 이를 통해 스위칭 시 소자의 스트레스를 감소시키며 또한 암단락을 방지한다. 제안하는 회로를 시뮬레이션과 실험을 통해 검증하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.4
• /
• pp.43-43
• /
• 2001

단열회로를 이용한 8-b×8-b 파이프라인 승산기와 4가지 위상을 가지는 전원클럭을 공급하기 위한 개선 된 구조의 전원클럭 발생기를 설계하였다. 전원클럭 신호선의 전하는 복원되어 에너지 소모를 줄인다. 단열회로는 ECRL 형태를 기본으로 하였으며 0.6㎛ CMOS 공정을 사용하여 설계하였다. 개선된 전원클럭 발생기는 기존회로보다 4∼11% 정도 효율이 높았다. 모의실험결과 제안하는 단열회로 승산기는 CMOS 승산기보다 2.6∼3.5배 정도의 에너지를 감소시켰다.

• Proceedings of the KIPE Conference
• /
• 2007.11a
• /
• pp.40-42
• /
• 2007

최근 컴퓨터 및 통신, 정보화산업 발전 및 수요에 따라 전원장치의 고집적화, 고효율화 및 고 기능화를 통한 소형화 기술 수요가 증가하고 있다. 스위칭모드 전원장치는 반도체 소자의 스위칭을 이용하여 전력변환을 하며 이를 보다 소형화하고 고밀도화시키며 시스템에 직접 장착할 수 있는 구조로 설계한 전원장치가 온보드 전원장치이다. 본 논문에서는 온보드 전원의 고밀도, 고집적화와 더불어 정전압 온보드 전원에 기능을 추가하여 정전류원으로 동작하는 온보드 전원을 제안한다. 제안한 회로는 능동 클램프 포워드 컨버터를 사용하였으며 2 차측 동기스위치를 이용하였다. 또한 정전압원과 정전류원으로 동작시 입력의 변화와 부하의 변화에 따른 빠른 응답속도를 가지는 제어기를 설계하였다. 제안회로는 이론적인 해석과 100W 실험장치를 통해 시험하며 그 타당성을 검증한다.

• Proceedings of the KIEE Conference
• /
• 1999.11c
• /
• pp.697-699
• /
• 1999

2기가비트급 이상의 Serial-Link Chip에 적용되는 PLL의 특성은 lock-in-time이 빨라야하며 low VDD 동작을 확보해야 한다. 본 논문은 2.8기가비트급의 인터페이스 전송칩에 사용되는 PLL에 내부 전원 공급기를 설계하여 외부전원 3.3V시에 2.5V를 제공하며 이를 PFD/CP/VCO에 개별적 적용하는 제어방법 및 회로를 제안하며 이에 따르는 IPLL의 Lock-In-Time을 1mS 이내로 설계하였으며 외부동작 주파수는 100MHz이상이며 인터페이스 전송량은 2.8기가비트에 이른다. 저전압 설계를 통한 동작전류를 내부 전원 제어를 통해 순차적(Sequential Method)동작을 시킴으로 IPLL 동작시의 전류소모을 2mA이하로 제한하였다. 본 논문에서는 2.8기가비트급 인터페이스 전송칩에 적용한 IPLL의 회로 및 내부전원 공급기의 제어 방법 및 설계결과를 제안하며 이에 따르는 전송칩의 동작방법을 제안한다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.13 no.2
• /
• pp.135-144
• /
• 2008

A bootstrap circuit is widely used for the floating gate power supply of Intelligent power module (IPM). A bootstrap circuit is simple and inexpensive. However, the duty cycle and on-time are limited by the requirement to refresh the charge in the bootstrap capacitor. And the value of the bootstrap capacitor should be increased as the switching frequency decreases. A charge pump circuit can be used to overcome the problems. This paper deals with an analysis and design of a charge pump circuit for the floating gate power supply of an IPM. The simulation and experiment are carried out for an induction motor drive system. The results well verifies the validity of the proposed circuit and design method.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.196-198
• /
• 2007

본 논문에서는 가전 및 사무용 전원장치가 대기모드 상태에 있는 경우의 전력소모를 줄일 수 있는 PWM(Pulse Width Modulation) IC를 설계하였다. 설계된 PWM IC는 전원장치가 정상상태에서 동작하는 경우 전원장치 출력단에서 피드백 받은 신호의 크기에 따라 40 ~ 60kHz의 구동 주파수를 가지는 스위칭 소자 구동 신호를 내보내고, 대기모드 상태에서 동작하는 경우에는 최소 33KHz의 주파수를 가지는 신호를 내보내도록 설계되었다. 각각의 경우에 스위칭 소자 구동 신호의 듀티비는 정상상태인 경우에는 20 ~ 88%, 대기모드 상태인 경우에는 1%이내가 되도록 설계하였다. 시뮬레이션을 통해 검증한 결과 대기모드 상태에서 전원장치의 전력소모량은 0.2W 정도로 작게 나타남을 확인하였다.

• The Bulletin of The Korean Astronomical Society
• /
• v.37 no.2
• /
• pp.197.2-197.2
• /
• 2012

인공위성용 전력변환장치는 전력회로와 제어회로로 구분할 수 있다. 전력회로는 고전압, 대전류를 직접 처리하며, 제어회로는 전력회로가 의도한 형태로 전압과 전류를 변환할 수 있도록 전력회로를 제어하는 역할을 한다. 제어회로에 이상 동작할 경우, 제어회로에 의해 동작하는 전력회로도 이상 동작하게 된다. 전력회로가 이상 동작하게 되면 위성 전력계로 문제가 확산되어 인공위성 임무 실패를 초래할 수 있다. 따라서 인공위성용 전력변환장치의 제어회로가 안정적으로 동작할 수 있도록, 제어회로에 전원을 공급하는 내부전원회로는 강인한 동작이 요구된다. 본 논문에서는 인공위성용 제어회로의 내부전원회로에 대해 대신호 해석을 수행하여 내부전원회로가 안정적으로 정전압을 출력할 수 있도록 내부전원회로의 설계안을 제시한다. 또한 내부전원회로에 대해 소신호 해석을 수행하여 정전압을 출력하는 동안 외란에 대한 출력전압의 제어 안정도를 해석한다.

• 전기의세계
• /
• v.28 no.2
• /
• pp.61-67
• /
• 1979

연속파 마그네트론을 구동하는 전원회로에 대하여 컴퓨터 시뮬레이션을 행함으로써, 컴퓨터를 이용한 회로설계 방법을 제시하였다. 철공진변압기는 잘 알려진 T-등가회로보다 비선형 특성을 해석하기에 용이한 .pi.-등가회로를 나타내었다. 변압기 철심의 자화특성은 i=a.phi.+b.phi.$^{7}$ 의 함수로 모델링하였으며, 마그네트론과 다이오드는 구분적직선 모델로 근사화하였다. 해석적 설계방정식으로부터 구한 커패시턴스, 변압기의 누설 인덕턴스 및 권수비의 값들을 사용하여 전원회로에 대한 컴퓨터 시뮬레이션을 행하여서 마그네트론의 전류파형및 평균양극전류의 값들을 얻었다. 이 시뮬레이션 결과를 해석적 계산치 및 실험측정 결과와 비교하였으며 특히 해석적 설계방법의 유효성을 검토하였다.

• Proceedings of the KIEE Conference
• /
• 2011.07a
• /
• pp.1155-1157
• /
• 2011

본 논문에서는 가전기기의 대기전력 저감을 위해 Capacitive Divider Power Supply(CDPS)로 전원을 공급받는 고효율 전원제어회로를 제안하였다. 이 제어회로는 220 V의 AC 전압을 높은 효율로 기기의 구동용 저전압 DC로 변환하기 위하여 기존의 변압기나 SMPS를 사용하는 대신 커패시터 분압기(Capacitive Divider)를 사용하여 전원을 공급하도록 제작되었으며, 대기 상태에서 교류전력선과 가전기기를 완전히 분리시킨 상태에서 적외선 수신기, MCU, 래치 타입 릴레이 등의 소자를 이용하여 기존 상용 리모컨으로도 전원제어가 가능하도록 설계되었다. 설계된 회로의 소비전력은 2.2 mW이며 본 논문에서 제안한 전원제어회로를 대기전력이 700 mW인 모니터에 적용하여 측정한 결과 대기전력이 7 mW로 낮아지는 것을 확인하였으며, 태양전지를 보조전원으로 추가 할 경우 태양전지에서 공급해주는 전력만큼 대기전력이 감소함을 확인하였다.