

## 박형 AC-PDP 전원회로의 설계 및 손실분석

김명수, 최병조  
경북대학교 전자공학과

### Design and loss breakdown of a low profile AC-PDP power supply

Myoungsoo Kim and Byungcho Choi  
Kyungpook National University

**Abstract** - 본 논문에서는 전원회로의 박형화에 장애가 되는 자기소자(인덕터/변압기)를 박형의 자기코어와 PCB 권선을 이용하여 박형으로 설계/제작하고 이를 역률보상회로와 서스테인 전원회로로 구성된 AC-PDP 전원회로에 적용한다. 이러한 역률보상회로와 서스테인 전원회로로 구성된 AC-PDP 전원회로를 박형자기소자, 박형커파시터 SMD소자를 이용하여 두께 30mm이하로 설계/제작하여 AC-PDP TV 시스템의 박형화 가능성을 제시한다. 또한 입력전압 90~260V<sub>rms</sub>의 범위에서 역률개선 여부를 검증하고, 서스테인 전원회로의 부하변동에 따른 전체 AC-PDP 전원회로의 효율을 측정, 검증한다. 전원회로 각각의 구성요소에서 발생하는 전력손실을 분석하여 안정적인 AC-PDP 전원회로의 설계 가능성을 제시한다.

### 1. 서 론

AC-PDP 전원회로는 역률보상회로, 서스테인 전원회로, 그리고 여러개의 컨버터로 구성되어있다. 이중에서 역률보상회로와 서스테인 전원회로가 AC-PDP 전원회로에서 전체소비전력의 70% 이상을 차지하므로 전체 전력 시스템의 부피, 무게, 가격을 결정하는데 매우 중요한 역할을 한다. 따라서 PDP TV 시스템의 고효율 저소비전력화를 위해서는 고효율의 역률보상회로와 서스테인 전원회로가 필요하다. 또한 벽걸이형 PDP TV 시스템에 적용하기 위해서는 전원회로가 박형으로 제작되어야 한다. 본 논문에서는 전원회로의 박형화에 장애가 되는 자기소자(인덕터변압기)를 박형 자기코어와 PCB권선을 이용하여 박형으로 설계제작하고 이를 전원회로에 적용한다. 역률보상회로에는 입력전류의 필터링에 유리하고 평균전류제어기법을 이용하여 입력전류의 제어가 용이한 부스트형 역률보상회로를 이용한다. 서스테인 전원회로에는 도통손실이 적고 영전압 스위칭에 의한 스위칭 손실이 적은 비대칭 하프 브릿지 컨버터를 이용한다. 이러한 역률보상회로와 서스테인 전원회로를 하나의 PCB기판에 제작하여 입력전압 90~260V<sub>rms</sub>에서 역률개선 여부와 전원회로의 효율을 검증한다. 또한 박형의 소자들을 이용하여 전원회로를 두께 30mm이하로 제작하여 PDP TV 시스템의 박형화 가능성을 제시한다. 그리고 전원회로 각각의 구성요소에서 발생하는 전력손실을 분석하여 안정적인 AC-PDP 전원회로의 설계를 용이하게 한다.

### 2. 본 론

#### 2.1 AC-PDP 전원회로의 설계

그림 1은 제어단을 제외한 역률보상회로와 서스테인 전원회로로 구성된 AC-PDP 전원회로로이다. 역률보상회로는 상용교류전원을 전파정류하기 위한 브릿지 정류기(Bridge rectifier), 일반적인 부스트 컨버터(Boost converter), 그리고 교류전압을 직류전압으로 변환시키는




그림 1. AC-PDP 전원회로





커파시터로 구성된다. 부스트형 역률보상회로는 출력전압이 높아서 전원단 반도체 소자의 정격이 높아진다는 단점이 있다. 하지만 스위치 구동이 간단하고, 인덕터가 입력측에 위치하고 있어서 입력전류의 제어와 필터링이 용이하다. 또한 평균전류제어기법을 이용하여 높은 역률을 얻을 수 있으며, 임금내성이 우수하다. 역률보상회로의 설계에 대한 상세한 내용은 [1]~[3]에 잘 나타나 있다.

표 1. AC-PDP 전원회로의 동작조건 및 회로변수

Operational Conditions	
Input voltage : 90-260V <sub>rms</sub>	
Output voltage : 180Vdc	
Output current : 1.7-3.0A	
Switching frequency: 100kHz (PFC Circuit)	
	200kHz (DC-DC Converter)
Circuit Parameters	
Power stage	Controller
$Q_1, Q_2, Q_3: FQA28N50$ $D_1, D_2, D_3: HFA30PA60C$ $L_{F1}: 414 \mu H$ $C_{F1}: 450 \mu F$ $C_c: 2.2 \mu F$ $L_{ext}: 5.63 \mu H$ $L_{F2}: 131 \mu H$ $C_{F2}: 330 \mu F$	PWM Control IC : UC3823 PFC Control IC : UC3854

서스테인 전원회로의 1차측은 두개의 MOSFET의 서비스울이 상보적으로 동작하는 하프 브릿지 구조와 클램 커페시터( $C_c$ )로 구성되어 있으며, 2차측은 센터탭 전파 정류기와 필터로 이루어져 있다. 비대칭 하프 브릿지 직류-직류 컨버터는 쉽게 영전압 스위칭을 할 수 있기 때문에

표2. 박형 자기소자들의 세부사항

	Boost inductor $L_{F1}$	Power transformer $T_r$
Overall shape and dimensions in mm		
	58.41	43.2
Cores	E58/11/38-3F3	E43/10/28-3F3
PCB winding	Shape and dimension of copper layer	E58/11/38-3F3
layers		
Cross sectional view (W/d/t)	12 layers	12 layers
Measured inductive parameters	$L_{F1} : 414 \mu\text{H}$	$L_m : 380 \mu\text{H}$ $L_s : 0.68 \mu\text{H}$

에 입력전압과 출력전압이 높은 서스테인 전원회로에 특히 유리하다. Opto-coupler와 PWM IC를 사용한 일반적인 전압제어로써 출력 전압을 레귤레이션 한다. 데드타임(dead time)동안 일어나는 영전압 스위칭 및 컨버터의 세부적인 동작은 [4]~[5]에 잘 나타나 있다. 표 1은 제작된 AC-PDP 전원회로의 동작조건 및 회로변수이다.

## 2.2 PCB 권선을 이용한 박형 자기소자의 설계

제작된 AC-PDP 전원회로의 가장 구분되는 특징은 기존의 권선과 일반 자성체 대신 PCB 권선과 박형 자성체를 사용하여 자기소자들을 박형으로 구현한 점이다.




그림 2. 박형 자기소자의 구조도

그림 2는 박형 자기소자의 개념을 보여주는 구조도이다. PCB 권선은 동판을 나선형으로 에칭시켜서 만든다. 여기에 박형 자성체를 결합하여 박형 자기소자를 만든다. 일반적으로 동판 두께는 표면효과(Skin Effect)를 고려하여 4ounce/ft<sup>2</sup>내외로 제한한다. 이용할 동판의 두께가 결정되면 권선에 흐르는 전류를 고려하여 PCB 권선의 폭을 결정한다. 권선을 감을 횟수가 결정되면 결정된 폭으로 동판을 나선형으로 에칭하여 PCB 권선을 제작한다. 실제 코어에서 PCB 권선이 들어가는 부분의 크기가 제한되므로 원하는 횟수만큼 에칭할 수 없는 경우에는 다층의 동판을 직렬로 연결한다. 또 다른 경우 PCB 권선의 폭을 줄이고 권선수(number of turns)를 늘여 여러층을 병렬로 연결할 수 있다.

그림 3은 본 논문의 서스테인 전원회로에 사용된 박형 변압기의 PCB 권선의 구조이다. PCB 권선은 도통손실을 최소화하기 위하여 4ounce/ft<sup>2</sup>의 동판을 사용하였고, 샌드위치 권선구조(sandwiched winding structure)를 이용하여 교류 저항성분을 감소시켰다. 박형변압기의 PCB



그림 3. 박형 변압기의 PCB권선 구조




그림 4. PCB권선과 박형 자기코어로 제작한 박형변압기

권선은 1차측 권선 4층과 센터탭구조(Center-tapped structure)를 가지는 2차측 권선 8층으로 전체 12층이다. 1차측과 2차측의 권선비는 1: 1: 1이다. 박형인덕터의 PCB 권선의 패턴은 박형변압기의 경우와 동일하고, 각각 인덕터의 인덕턴스값에 따라 권선수(number of turns)와 충수가 달라진다. 그림 4는 종래의 변압기와 PCB winding과 박형자성체를 이용하여 설계·제작한 박형변압기의 실제 모습이다.

표 2는 본 논문에서 제안된 박형 자기소자에 관한 세부사항이다. 박형자성체는 Ferroxcube사의 페라이트 코어(Ferrite core)이다. 자성체의 크기는 스위칭 주파수와 출력전력을 고려하여 결정하였다. 동폐단사이의 간격은 전기적 절연을 최대한 고려하여 결정하였다. 표에서 자기소자의 인덕턴스값을 나열하였다.  $L_m$ 은 변압기의 자화인덕턴스이고  $L_k$ 는 누설 인덕턴스이다. 박형변압기는 영전압 스위칭에 필요한 인덕턴스 값보다 PCB 권선의 누설 인덕턴스 값이 작기 때문에 5.68  $\mu\text{H}$ 의 보조 인덕터  $L_{ext}$ 를 추가하였다.

## 2.4 AC-PDP 전원회로의 성능 및 손실분석

그림 5는 제작된 AC-PDP 전원회로의 실제모습이다. 박형 자기소자들은 별도로 설계·제작하여 PCB기판위에 실장하는 형태를 가진다. PCB 권선을 PCB기판에 함께 에칭할 수 있지만 그럴 경우 12층기판을 이용하여 회로를 제작하여야 하므로 비용이 많이든다. MOSFET과 정류 다이오드는 표면실장 하였다. 실제 회로의 두께는 자기소자의 두께에 의해서 아니라 필터 커패시터의 두께에 의해서 결정된다. 그림 6은 제작된 AC-PDP 전원회로의 역률과 효율을 측정한 것으로 전부하시 약 0.98의 높은 역률과 입력전압 110Vrms에서 약 91%와 입력전압 220Vrms에서 약 95%로 높은 효율을 나타낼 수 있다. 표 3은 전원회로 내부의 각 소자에서 발생하는 손실을 분석하기 위한 파라미터와 손실을 나타낸 것이다. 파라미터들은 데이터시트(datasheet) 또는 실제 측정을 통해 얻었다. MOSFET에서 발생하는 스위칭 손실은 디지털 오실로스코프로 측정하였다. 각 소자에서 발생하는 손실의 계산을 위한 rms전류값은 디지털멀티미터를 이용해 측정하였다. MOSFET의 도통손실은 식(1)을 통해 계산하였다.

$$P_{MOSFET(\text{conduction})} = I_{MOSFET,\text{rms}}^2 \times R_{DS(on)} \quad (1)$$

다이오드의 도통손실은 식 (2)를 통해 계산하였다.

$$P_{\text{Diode}(\text{conduction})} = I_{\text{Diode},\text{rms}} \times V_F \quad (2)$$

자기소자의 권선과 커패시터의 저항은 HP4194A 임피던스 분석기를 이용하여 측정하였다. 자기소자의 동손실은

식 (3)을 통해 계산하였다.

$$P_{winding} = I_{winding, rms}^2 \times R_{winding} \quad (3)$$

코어손실은 제조사의 데이터시트(datasheet)에 나타낸 값을 이용하였으며 계산식은 식(4)와 같다..

$$P_{core} = P_v \times V_{core} \quad (4)$$

커패시터의 ESR에 의한 손실은 식 (3)을 통하여 구할 수 있다.

그림 8은 박형 AC-PDP 전원회로내의 각 소자에서 발생하는 손실을 측정하여 분석한 것이다. 전체적으로 역률보상회로에서는 입력전압이 낮을 때 상대적으로 높은 전류가 흐르게 되므로 MOSFET에서 12.6W의 높은 손실이 발생하였고, 서스테인 전원단 변압기 2차측의 정류다이오드에서 5.7W정도의 손실이 발생하였다. 이러한 두 소자는 방열대책을 세우지 않았을 경우 열에 의해 파괴되었다.




그림 5. 제작된 박형 AC-PDP 전원회로





그림 6. 박형 AC-PDP 전원회로의 역률과 효율

표 3. 전원회로의 손실분석을 위한 파라미터

Component	Name	Parameters	loss [W]	
			110V	220V
Rectifier D <sub>1</sub>	KBPC2506	Forward voltage V <sub>F</sub> : 1.4V	6.85	3.35
MOSFET Q <sub>1</sub>	FQA28N50	R <sub>DSON</sub> : 160mΩ C <sub>oss</sub> : 830pF Q <sub>G</sub> : 110nC	12.63	4.92
Inductor L <sub>F1</sub>	Core (EI58)	Core loss : 0.2mW/mm <sup>3</sup>	2.46	2.46
	winding : 54T	Winding R : 247mΩ	5.9	1.41
Diode D <sub>2</sub>	HFA30PA60C	Forward voltage V <sub>F</sub> : 1.2V	1.85	1.85
Capacitor C <sub>F1</sub>	450μF/400V	ESR : 86mΩ	0.19	0.19
MOSFET Q <sub>2</sub> , Q <sub>3</sub>	FQA28N50	R <sub>DSON</sub> : 160mΩ C <sub>oss</sub> : 830pF Q <sub>G</sub> : 110nC	3.25	3.25
Capacitor C <sub>C</sub>	NLCC : 2.2μF	ESR : 53mΩ	0.12	0.12
Power transformer	Core (EI43)	Core loss : 0.3mW/mm <sup>3</sup>	4.17	4.17
	Primary : 16T	Winding R : 127mΩ	0.29	0.29
	Secondary : 16T	Winding R : 127mΩ	0.29	0.29
Diode D <sub>3</sub> , D <sub>4</sub>	HFA30PA60C	Forward voltage V <sub>F</sub> : 1.2V	5.69	5.69
Inductor L <sub>ext</sub> , L <sub>F2</sub>	Core (EI32)	Core loss : 0.2mW/mm <sup>3</sup>	1.82	1.82
	winding : 1T	Winding R : 62mΩ	0.28	0.28
Capacitor C <sub>F2</sub>	450μF/400V	ESR : 86mΩ	0.19	0.19
Others			1.2	0.9
Total power loss			47.2	31



(a)V<sub>in</sub>=110V<sub>rms</sub> (b)V<sub>in</sub>=220V<sub>rms</sub>  
그림 7. 박형 AC-PDP 전원회로의 손실분석

이에 적절한 방열판을 선택하여 열에 의한 MOSFET의 파괴를 방지하였다. 서스테인 전원회로의 MOSFET은 턴-온(turn-on)-시 ZVS동작을 하기 때문에 3.3W 정도의 낮은 전력손실을 나타냄을 확인할 수 있다.

### 3. 결 론

본 논문에서는 박형 자기소자를 이용하여 AC-PDP 전원회로를 설계·제작하였다. 제안된 전원회로는 PFC 회로와 서스테인 전원회로로 구성되었다. PFC 회로에는 부스트형 PFC회로를 적용하고, 서스테인 전원회로에는 비대칭 하프 브릿지 직류-직류 컨버터를 적용하였다. 박형 자기소자는 PCB 권선과 박형 자기코어를 이용하여 설계하였다. 박형 자기소자 이외에도 박형 커패시터와 SMD 소자들을 이용하여 AC-PDP 전원회로를 25mm의 박형으로 구현하였다. 제작된 박형 AC-PDP 전원회로의 성능을 실험을 통하여 검증하였다. 전체 회로의 역률은 0.98이고 변환효율은 전부하, 입력전압 90Vrms ~ 260Vrms에서 90%이상을 유지하였다. 또한 전원회로의 각 소자에서 발생하는 손실을 분석하여 효율의 신뢰성을 검증하였고 안정적인 AC-PDP 전원회로의 설계를 용이하게 하였다.

본 연구는 산업자원부 지역협력연구센터의 지원으로 수행되었음.

### [참 고 문 헌]

- L.H. Dixon, "High power factor preregulator design optimization", Unitrode Power Supply Design Seminar Manual SEM700, 1990
- P. C. Todd, "UC3854 Controlled power factor correction circuit design", Unitrode Application note, U-134
- L. H. Dixon, "Average current mode control of switching power supplies", Unitrode Power Supply Design Seminar Manual SEM700, 1990.
- P. Imbertson and N. Mohan, "Asymmetrical Duty Cycle Permits Zero Switching in PWM Circuits With no Conduction Loss Penalty", IEEE Trans. Ind. Electron., vol 29, no.1, pp. 121-125, 1993.
- R. Oruganti, P. C. Heng, J. T. K. Guan, L. A. Choy, "Soft-Switched DC/DC Converter With PWM Control", IEEE Trnas. Power Electron., vol. 13, no. 1, pp. 102-114, Jan. 1998.
- I. W. Hofsajer, J. A. Ferreria and J. D. Wyk, "Design and Analysis Of Planar Integrated L-C-T Components for Converters", IEEE Trnas. Power Electron., vol. 15, no. 6, pp. 1221-1227, Nov. 2000.
- Ali I. Maswood, Kim Keng Song, "Design Aspects of Planar and Conventional SMPS Transformer: A Cost Benefit Analysis" IEEE Trans. Ind. Electron. vol. 50, no. 3, June 2003.
- "Design of Planar Power Transformer", Application Note, Ferroxcube, May, 1997.