

저전압 구동 인버터의 게이트 드라이버 설계

김은경, 이용균, 김영란
(주)브이씨텍

Low Voltage Inverter Gate Driver Design

EK Kim, YK Lee YR Kim
VCTech

ABSTRACT

본 논문에서는 저전압 구동 인버터의 게이트 구동회로 설계 시, 밀러 컵 영향이 야기할 수 있는 암 단락 현상 방지를 위한 양전원 방식의 게이트 구동회로 설계를 제안한다. 제안하는 회로는 부트스트랩 방식의 0~15[V]의 전원을 사용하고, 커패시터와 다이오드를 통하여 마이너스 전압을 생성하며 이를 통해 양전원으로 게이트를 구동한다. 이는 단 전원 방식에 비하여 밀러 컵의 영향을 줄일수 있고 이를 통해 스위칭 시 소자의 스트레스를 감소시키며 또한 암단락을 방지한다. 제안하는 회로를 시뮬레이션과 실험을 통해 검증하였다.

1. 서론

빠른 스위칭을 요구하는 저 전압 구동 인버터의 경우 FET를 사용하여 전류용량을 고려한 병렬구조의 스위칭 소자 설계를 고려할수 있다. 이 FET를 스위칭 하기 위한 게이트 드라이브의 설계시, 밀러컵의 영향으로 인한 기생 턴 온 현상의 고려가 불가피하다.




그림 1 기생 턴 온 현상 시 인버터 등가회로

$$I_1 = C_{gd} \cdot dV_{ds}/dt \quad (1)$$

$$I_1 = I_2 + I_3 \quad (2)$$

그림 1 과 같이 위, 아래 FET가 직렬 연결되어 있는 인버터에서 데드타임 구간 동안 위, 아래 두 소자 모두 오프상태이다. 이때FET는 오프 게이트 저항 (Rg.off)이 게이트-소스 양단간에 연결되어 있는 것으로 등가화할 수 있고 전류는 외부 부하로부터 인버터로 유입되고 있는 방향이다. 이 때 부하 전류는 위상 다이오드를 통해 흐르게 되므로 인버터 중성점 N의 전위는 X[V]이다. 데드타임 구간이 끝난 후 아래상 FET가 턴온되면서 부하 전류는 아래상 FET를 통해 흐르게 되고 중성점의 전위는 X[V]에서 0[V]로 급강하한다. 이 때 위상FET의 드레인-소스간에 전압은 급상승하게 되며 게이트-드레인간 등가 커패시터 Cgd를 통해 수식 (1)의 전류가 흐르게 된다. 이 전류는 다시 Rg.off 와 게이트-소스간 등가 커패시터 Cgs로 양분되어 흐르면서(수식(2)) 게이트 전압 Vgs를 상승시킨다. 만약 Rg.off 값이 크고 Cgs 값이 작게 된다면 Vgs의 상승폭이 커지게 되고 게이트 문턱 전압(gate threshold voltage)이상이 상승하게 되면 위상 FET를 짧은 시간 동안 턴온 시키면서 위상, 아래상 FET간을 관통하는 전류를 발생시킨다. 이러한 현상을 기생 턴 온 현상이라고 하며(그림2), 매번 턴온 스위칭 동작시에 과도한 스위칭 손실을 발생시켜 소자의 온도를 상승시킨다. 이러한 현상을 방지하기 위해서 Rg.off값을 작게 사용하거나 Cgs 증가를 위한 외부 Cgs를 추가하거나 Rg.on 값을 크게 사용하여 턴온시 전압 변화치를 줄이기도 한다. 하지만 이러한 설계 변수들 (Rg.off, Cgs, Rg.on)은 스위칭의 다른 부분에도 영향을 주게 되므로 기생 턴 온 현상만을 고려하여 결정할 수 없다. 따라서 스위치 off시의 전압을 마이너스 전위로 낮추게 되면 스위칭의 다른 설계 변수들을 고려하여 스위칭 시간을 조절할 수 있으며 기생턴온 현상으로 인하여 위상 스위치가 짧은 시간 동안 턴온하는 암

단락 현상을 방지할 수 있게 된다. 그러나 마이너스 전원의 추가를 위해 SMPS의 전원생성을 고려할 경우 SMPS TRANSFORMER 크기가 커짐에 따른 디자인의 비효율성이 야기되며, 피드백을 위한 추가회로의 구현이 불가피하게 된다.




그림 2 기생 턴 온 현상 실측 파형

이런 문제점을 해결하기 위하여 본 논문에서는 0~15[V]의 단전원을 사용하여 양전원의 효과를 얻는 회로를 제안한다. 위상 게이트 드라이버 회로는 부트스트랩 방식을 기본으로 하며 아래상 게이트 드라이버 회로는 SMPS의 0~15[V] 전원을 사용한다.

2. 제안한 게이트 드라이버 회로

2.1 제안한 게이트 드라이버 회로의 동작원리




그림 3 네거티브 차지펌프 방식의 게이트 드라이버 회로

본 논문에서 제안하는 게이트 드라이버 회로는 위의 그림3 와 같다. 이 회로는 네거티브 차지펌프 방식을 기본으로 한다.

+15[V]의 High펄스 인가 시, 전류는 C3과 D4를 통해 C3을 충전시킨다. 0[V]의 Low펄스 인가 시, C3을 통해 -15[V]전위차가 형성되고 C3에 충전된 전류가 D3을 통해 흘러 C4를 충전시킨다. 생성된 마이너스 전압은 Q2 소스에 인가되고, 그 후 High펄스가 인가된다. 그러나 이때 Q2의 Vgs는 20[V]가 넘게 되어 소자의 손상을 야기할 수 있으므로 R2, C2, D2를 통해 레벨 쉬프팅 하여 Q2를 보호한다. 같은 이유로 Q3, Q4를 보호하기 위하여 D1, C1을 추가하며 Q3, Q4의 게이트 저항으로서 R1이 있다.

2.2 시뮬레이션

본 논문에서는 pspice 소프트웨어를 통해 시뮬레이션을 실행하였다. 표1은 시뮬레이션 파라미터 값을 나타낸다. 다음의 내용은 U상의 시뮬레이션 결과이다.

Input pulse	10[kHz]
Input voltage	15[V]
R1	11[Ω]
R2	50[kΩ]
D1,D2	13[V] 제너다이오드
C1	10[nF]
C2	1[nF]
C3	470[nF]
C4	880[nF]
C5	1[uF]

표 1 시뮬레이션 파라미터




그림 4 시뮬레이션 U상 상, 하 게이트 파형




그림 5 시뮬레이션 U상 상, 하 게이트 확대 파형

그림4, 그림5는 시뮬레이션의 U상 상, 하 게이트 파형이다. 약 -7[V]의 마이너스 전압이 생성됨을 확인할 수 있으며, 턴오프시 밀러캡으로 인해 순간적으로 상승하는 Vgs 전압이 마이너스 전원에 흡수되는 것을 확인할 수 있다.

2.3 실제 회로구현

입력전압	48[V]
입력전류	DC 110[A]
출력전압	28[Vrms]
출력전류	200[Arms]
스위칭 주파수	3~10[kHz]
출력 주파수	0~200[kHz]

표 2 인버터 사양

그림 6은 본 논문에서 제안하는 게이트 드라이버 회로를 적용한 인버터이며 표 2는 인버터의 사양이다.



그림 6 제안한 게이트 드라이버 회로를 적용한 인버터




그림 7 U상 상, 하 게이트 파형(5V/20uS)




그림8 7 U상 상, 하 게이트 파형 확대(5V/20uS)

그림7, 그림8은 실제 회로의 U상 상, 하 게이트 파형이다. 실제 구현에서는 약 -4[V]의 전압이 생성됨을 확인할 수 있으며 시뮬레이션 결과와 같이 턴오프시 밀러캡으로 인해 순간적으로 상승하는 Vgs 전압이 마이너스 전원에 흡수되는 것을 확인할 수 있다. 그러나 위상의 경우 부스트스트랩 방식을 사용하여 게이트를 구동하므로 15[V]에 미치지 못하는 전압이 측정되었으며 또한 턴온 시간이 길어짐을 확인할 수 있다. 이로 인해 Q1이 정상으로 턴오프 되지 않아 2.5[uS]의 시간지연이 생겼으며 이를 해결하기 위하여 데드타임을 조정하였다. 이 같은 이유로 최소 Threshold 전압을 고려한 버퍼 소자의 선정이 중요하다.

3. 결론

본 논문에서는 저전압 구동 인버터의 게이트 드라이버 설계 시, 밀러캡 효과로 인한 암단락 방지를 위한 양 전원 방식의 게이트 드라이버 회로를 설계, 검증하였다. 단전원으로 양전원 게이트 드라이버의 효과를 얻기 위하여 차지 펌프 방식을 사용하였으며, 커패시터 용량에 따른 충전시간과 전류 증폭을 위한 버퍼로 사용되는 FET의 낮은 Threshold 전압으로 인한 위상지연을 극복하기 위하여, 스위칭 소자의 특성과 원하는 스위칭 주파수를 고려한 커패시터의 용량과 버퍼소자를 선정함으로써 최적화된 회로를 구현하였다. 회로를 통하여 생성된 마이너스 전압에 의해 밀러캡 효과가 스위칭 소자에 미치는 영향이 줄어들었음을 검증하였다.

제안한 회로는 부스트스트랩 방식을 사용하므로 비교적 적은 용량의 구동인버터용 게이트 드라이브 회로로 적합하다.

참고 문헌

- [1] Laszlo Balogh "Design And Application Guide For High Speed MOSFET Gate Drive Circuits"
- [2] 백수현 김영석 김희준 전력전자공학 pp 899~930
- [3] Adel S. Sedra/Kenneth C. Smith "Microelectronic Circuits" pp.235~352