• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.18 no.3
• /
• pp.397-409
• /
• 1993

This paper proposed the design methodology of the 8 bit binary parallel adder with carry book-ahead scheme via current-mode CMOS multivalued logic and simulated the proposed adder under $5{\mu}m$ standard IC process technology. The threshold conditions of $G_K$ and $P_K$ which are needed for m-valued parallel adder with CLA are evaluated and adopted for quaternary logic. The design of quaternary CMOS logic circuits, encoder, decoder, mod-4 adder, $G_K$ and $P_K$ detecting circuit and current-voltage converter is proposed and is simulated to prove the operations. These circuits are necessary for binary arithmetic using multivalued logic. By comparing with the conventional binary adder and the CCD-MVL adder, We show that the proposed adder cab be designed one look-ahead carry generator with 1-level structure under standard CMOS technology and confirm the usefulness of the proposed adder.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.21 no.5
• /
• pp.893-898
• /
• 2017

A TDC(Time-to-Digital Converter) of counter-type is designed by $0.18{\mu}mCMOS$process and the supply voltage is 1.5 volts. The converted error of maximum $T_{CK}$ is occurred by the time difference between the start signal and the clock when the period of clock is $T_{CK}$ in the conventional TDC. And the converted error of -$T_{CK}$ is occurred by the time difference between the stop signal and the clock. However in order to compensate the disadvantage of the conventional TDC the clock is generated within the TDC circuit and the clock is synchronized with the start and stop signals. In the designed TDC circuit the conversion error is not occurred by the difference between the start signal and the click and the magnitude of conversion error is reduced (1/2)$T_{CK}$ by the time difference between the stop signal and the clock.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.36 no.12
• /
• pp.1497-1502
• /
• 2012

To manufacture a robot hand that essentially mimics the functions of a human hand, it is necessary to develop flexible actuators and sensors. In this study, we propose the design, manufacture, and performance verification of flexible actuators and sensors based on Electro Active Polymer (EAP). EAP is fabricated as a type of film, and it moves with changes in the voltage because of contraction and expansion in the polymer film. Furthermore, if a force is applied to an EAP film, its thickness and effective area change, and therefore, the capacitance also changes. By using this mechanism, we produce capacitive actuators and sensors. In this study, we propose an EAP-based capacitive sensor and evaluate its use as a robot hand sensor.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.23 no.7
• /
• pp.816-821
• /
• 2019

A counter-type time-to-digital converter was designed using a dual edge T flip-flop. The time-to-digital converter was designed with a $0.18{\mu}m$ CMOS process at a supply voltage of 1.5 volts. In a typical time-to-digital converter, when the period of the clock is T, a conversion error corresponding to the period of the clock occurs due to the asynchronism between the input signal and the clock. However, the clock of the time-to-digital converter proposed in this paper is generated in synchronization with the start signal which is the input signal. As a result, conversion errors that may occur due to asynchronization of the start signal and the clock do not occur. The flip-flops constituting the counters are composed of dual-edge flip-flops operating at the positive and negative edges of the clock to improve the resolution.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.9 no.6
• /
• pp.1269-1276
• /
• 2005

In this paper, Mixer using the direct-conversion method intended to use in front-end of a RF receiver is designed. The direct conversion Mixer is an alternative wireless receiver architecture to the well-established superheterodyne, particularly for high integration, low power, and low cost. It operates at 2.4GHz band, and is designed and simulated with a 0.35um CMOS technology and HSPICE simulator. Layout is implemented with a Mentor IC Station. The 2.4GHz CMOS Mixer employs a modified single-balanced Gilbert Cell with additional MOSFET in the output stages to improve IIP2, which is a standard of linearity in direct conversion receiver. Additional coversion-stages's transconductances are controlled by each MOSFET's physical properties. The HSPICE simulation results show that the 2.4GHz CMOS Mixer has voltage gam of 29dB, IIP2 of 63dBm, respectively. The Mixer also draws 3.5mA from a 3.3V supply.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.30 no.5
• /
• pp.94-100
• /
• 2002

This paper is concerned with the development, and performance test of LIPCA (Lightweight Piezo-composite Curved Actuator) that is lighter than other conventional piezo-composite type actuators. LIPCA is composed of top fiber composite layers with a high modulus and low CTE (Coefficient of Thermal Expansion), a middle PZT cermaic wafer, and base layers with a high modulus and high CTE. The performance of each actuator was evaluated using an actuator test system consisting of an actuator supporting jig, a high voltage actuating power supplier, and a non-contact laser measuring system. The simply supported condition actuator was excited by the power supplier with 1.0Hz cycle and up to $100\sim400V_{pp}$. The displacement at the center point of actuator was measured with non-contact laser displacement measuring system, It has been shown that the LIPCA-C2 can 34% decrease in mass and 13% increase in displacement compared to THUNDER.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.1
• /
• pp.47-55
• /
• 2005

This work describes an 8b 240 MS/s CMOS ADC as one of embedded core cells for high-performance displays requiring low power and small size at high speed. The proposed ADC uses externally connected pins only for analog inputs, digital outputs, and supplies. The ADC employs (1) a two-step pipelined architecture to optimize power and chip size at the target sampling frequency of 240 MHz, (2) advanced bootstrapping techniques to achieve high signal bandwidth in the input SHA, and (3) RC filter-based on-chip I/V references to improve noise performance with a power-off function added for portable applications. The prototype ADC is implemented in a 0.18 um CMOS and simultaneously integrated in a DVD system with dual-mode inputs. The measured DNL and INL are within 0.49 LSB and 0.69 LSB, respectively. The prototype ADC shows the SFDR of 53 dB for a 10 MHz input sinewave at 240 MS/s while maintaining the SNDR exceeding 38 dB and the SFDR exceeding 50 dB for input frequencies up to the Nyquist frequency at 240 MS/s. The ADC consumes, 104 mW at 240 MS/s and the active die area is 1.36 ㎟.

• Proceedings of the Korea Society for Simulation Conference
• /
• 1999.10a
• /
• pp.70-74
• /
• 1999

발전소 시뮬레이션 시스템 기술은 종합적인 지식을 바탕으로 자료수집 및 분석, 소프트웨어 개발 환경, 수학적 모델, 전산기 구성, 각종 계기류 설계 및 구매 장착 등의 노하우를 알아야만 제작할 수 있는 종합적인 기술이다. 또 지시기반의 기술이며 부가가치가 높은 기술이기 때문에 선진 각국에서는 계측제어 시스템의 기술개발 및 시장 확대를 위하여 힘을 쓰는 동시에 타국으로의 기술정보 유출을 경계하는데 신경을 곤두세우고 있다. 현재 복잡화되어 가고 있는 산업 사회의 전력 수요에 대한 대폭적인 증가 추세에 따라 발전소에서는 보다 효율적이며 합리적이고 경제적인 전력 공급을 위해서 전력 생산에 대한 신뢰성 향상 및 안정성 확보는 물론, 효율성 높은 운전이 절실히 요구되고 있다. 한편, 국내의 시뮬레이션 시스템 분야 기술은 아직도 완벽한 수준에는 미치지 못하며, 이 분야의 기술력 확보 및 신기술 개발은 향후 미래의 모든 시스템산업의 성쇄를 판가름하는 아주 중요한 척도가 될 것이다. 이 중에서 접지 분야는 고전압 혼촉에 의한 저압측 선로의 전압상승 방지, 모선(Bus)이나 전력 기기의 절연보호 및 회로전압의 안정등으로 시스템 성능을 한층 증가 시켜줄 뿐아니라 기기의 오동작이나 낙뇌등으로 인명피해 발생을 없애주는 아주 중요한 분야임에도 불구하고 이 분야의 국내 관련법규등이 미비한 사항이다. 그래서 발전소 분산제어 시스템분야의 장기간 신뢰성 및 안정성을 가지고 있고, 국내에서 많이 사용하는 미국 Bailey의 infi-90 및 독일 ABB의 Procontrol-P를 비교 분석하여 발전소 시뮬레이션 시스템의 접지에 응용 하고져 한다.상호 발생기를 이용한 다양한 시스템 검증 및 분석에 이용할 수 있을 것이다. 본 논문은 가상호 발생기의 구조와 최대 용량 시험 방법을 소개하고, 더 나아가 호 Traffic에 대한 최대 용량 시험뿐 아니라 QoS를 향상시키기 위한 교환 시스템의 제반 성능 시험 및 분석에 이를 이용하기 위해 개선이 필요함을 서술하고자 한다.textrm{m}$~3.4$\mu\textrm{m}$ 범위에서의 투과 및 흡수 스펙트럼을 측정하였다. 결정 성장 결과 B3+, Er3+, Cr3+ 이온은 Ti4+ 이온과 이온의 크기 차이가 심하여 결정의 정상적인 성장을 방해하는 물성을 나타냈고, V5+, Cr3+ 이온은 흑색의 결정, Fe3+ 이온은 적갈색의 결정으로 성장되었다. Al3+, Zr4+, Al3+의 순서로 투과도가 높아지는 것이 관찰되었다. 불순이온의 농도에 따른 영향으로서 Al3+ 이온의 경우 주입농도가 높아질수록 low angle boundary와 oxygen deficiency가 감소하였고, 투과율은 조금 감소하거나 큰 차이가 없는 것으로 나타났다. 반면에 Cr3+ 이온을 주입한 경우 0.003 atomic%에서 최적의 물성을 보였으며, 주입농도가 높아질수록 결정성장이 어려워지고 광의 투과도가 급격히 저하되었다.은 1.3을 나타내었다.로 보인다.하면 수평축과 수직축의 분산 장벽의 비에 따라 cluster의 두께비가 달라지는 성장을 볼 수 있었고, 한 축 방향으로의 팔 넓이는 fcc(100) 표면의 경우 동일한 Ed+Ep값에 대응하는 팔 넓이와 거의 동일한 결과가 나타나는 것을 볼 수 있다. 따라서 이러한 비대칭적인

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.1019_1020
• /
• 2009

본 논문은 다수의 독립형 태양광 발전 시스템의 디지털 제어에 대해 제안한다. 제안된 시스템은 에너지를 발생하는 태양전지, 최대전력점을 추종(MPPT)하도록 하는 Boost컨버터, 부하에 적합한 준위의 전압을 공급하는 Buck컨버터로 구성되어 있으며, 태양전지 어레이를 분할하여 제어하므로 Boost컨버터가 태양전지 어레이가 분할 된 만큼 추가된다. 제안된 방법은 디지털 제어기의 제어변수 값 들을 바꿈으로써 전체시스템의 출력특성을 쉽게 제어할 수 있어 사용되는 태양전지 어레이의 종류와 환경조건 변화에 따라 쉽게 제어변수 값들을 조정할 수 있다. 또한 하나의 디지털 제어기로 다수의 태양광 시스템을 제어하므로 고가의 디지털 제어기의 개수를 줄여 비용이 저렴한 장점이 있다.

• The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.4 no.2
• /
• pp.55-62
• /
• 1990

I본 연구에서는 마이크로프로세서에 의한 3상 전파 제어정류기의 점호각 제어회로를 설계하였다. 제어회로는 8비트 마이크로프로세서, 점호신호 발생 ROM, Presettable카운터, N분주 카운터와 PLL IC 등으로 구성되어 있다. PLL 원리를 이용하여 주파수 체배회로를 구성하였기 때문에 점호각이 넓은 범위의 전원 주파수에서 제어될 수 있고 간단한 제어알고리즘으로 인해 처리시간이 줄어들므로 빠른 응답특성을 가질 수 있었다. 본 연구에서는 기본 동작원리와 회로의 동작 특성에 대하여 설명하였고 좋은 동작 특성을 실험을 통해서 확인하였다. 이러한 동작원리는 싸이클로컨버터, 3상 교류 전압 조정기, dc 서보제어기와 다른 제어 시스템 등에도 적용이 가능할 것으로 생각된다.